制造具有蝕刻停止的三維存儲器陣列的方法
【技術(shù)領(lǐng)域】
[0001]本申請要求于2012年8月15日提交的美國非臨時申請序列號13/586，413的權(quán)益，其全部內(nèi)容通過引用并入本文。
[0002]本發(fā)明大體涉及半導(dǎo)體裝置領(lǐng)域，特別涉及三維垂直NAND串和其它三維裝置及其制造方法。
【背景技術(shù)】
[0003]T.Endoh 等人的標(biāo)題為 “Novel Ultra High Density Memory With AStacked-Surrounding Gate Transistor (S-SGT) Structured Cell，，，IEDM Proc.(2001)33-36的文章公開了三維垂直NAND串。然而，該NAND串只提供了每單位一位元。進一步地，NAND串的有效區(qū)域由相對困難和耗時的工藝形成，該工藝包括側(cè)間隙壁的重復(fù)形成和基板的一部分的重復(fù)蝕刻，導(dǎo)致了大致圓錐形的有效區(qū)域形狀。

【發(fā)明內(nèi)容】

[0004]一實施例涉及一種包括基板和半導(dǎo)體溝道的三維存儲器裝置。該半導(dǎo)體溝道的至少一個端部基本垂直于該基板的主表面延伸。該裝置也包括至少一個電荷儲存區(qū)域和多個控制柵極電極，該至少一個電荷儲存區(qū)域鄰近半導(dǎo)體溝道設(shè)置，該多個控制柵極電極具有基本平行于該基板的主表面延伸的帶形狀。該多個控制柵極電極包括位于第一裝置級中的第一控制柵極電極和位于第二裝置級中的第二控制柵極電極中的至少一個，該第二裝置級位于該基板的主表面上方且在該第一裝置級下方。該裝置還包括位于該基板和該多個控制柵極電極之間的蝕刻停止層。
[0005]另一個實施例涉及制造單片三維NAND串的方法。該方法包括在基板之上形成犧牲結(jié)構(gòu)，在該犧牲結(jié)構(gòu)之上形成蝕刻停止層和在該基板之上形成第一材料和第二材料的交替層的疊層。該第一材料包括導(dǎo)電或者半導(dǎo)體控制柵極材料并且該第二材料包括絕緣材料。該方法還包括蝕刻該疊層以形成一直到或者部分穿過該蝕刻停止層的狹長溝槽，用犧牲材料填充該狹長溝槽以及使用第一蝕刻化學(xué)物蝕刻該疊層以在該疊層中形成至少一個開口至少到該蝕刻停止層。該方法還包括使用第二蝕刻化學(xué)物進一步蝕刻該至少一個開口穿過該蝕刻停止層到該犧牲結(jié)構(gòu)，該第二蝕刻化學(xué)物不同于該第一蝕刻化學(xué)物。
【附圖說明】
[0006]圖1A是示出在根據(jù)一個實施例的制造三維存儲器裝置的方法中一個步驟的示意的側(cè)視截面圖。
[0007]圖1B是示出在根據(jù)一個實施例的制造三維存儲器裝置的方法中另一個步驟的示意的側(cè)視截面圖。
[0008]圖1C是示出在根據(jù)一個實施例的制造三維存儲器裝置的方法中另一個步驟的示意的側(cè)視截面圖。
[0009]圖1D是示出在根據(jù)一個實施例的制造三維存儲器裝置的方法中另一個步驟的示意的側(cè)視截面圖。
[0010]圖1E是示出在根據(jù)一個實施例的制造三維存儲器裝置的方法中另一個步驟的示意的側(cè)視截面圖。
[0011]圖1F是示出在根據(jù)一個實施例的制造三維存儲器裝置的方法中另一個步驟的示意的側(cè)視截面圖。
[0012]圖2是根據(jù)一個實施例的存儲器裝置的平面視圖，還示出了在圖1的方法中使用的支撐掩模的布置。
[0013]圖3是根據(jù)一個實施例的垂直NAND串的側(cè)視截面圖。
[0014]圖4是根據(jù)一個實施例的存儲器裝置的平面視圖。
[0015]圖5是示出在根據(jù)另一個實施例的三維存儲器裝置的示意的側(cè)視截面圖。
[0016]圖6是示出在根據(jù)另一個實施例的三維存儲器裝置的示意的側(cè)視截面圖。
[0017]圖7是示出具有兩個蝕刻停止的三維存儲器裝置的一個實施例的示意的側(cè)視截面圖。
【具體實施方式】
[0018]實施例包括單片三維NAND串和制造三維NAND串的方法。在一個實施例中，該NAND串可具有U形形狀(也已知為管形)，其兩個垂直溝道翼部由連接該翼部的水平溝道連接。一方面，該U形或者管形溝道可以是實心的。另一方面，該U形或者管形溝道可以是中空圓柱形。該U形管溝道可以被填充或者不被填充。在一個實施例中，當(dāng)從上方看時，該半導(dǎo)體溝道的每個翼部具有圓形截面。在共同在審的美國專利申請序列號12/827,947中教導(dǎo)了用于制備單獨的垂直溝道和U形溝道NAND串的二者的獨立的前側(cè)和后側(cè)方法，其全部內(nèi)容通過引用并入本文，用于教導(dǎo)獨立的前側(cè)和后側(cè)處理方法。在共同在審的美國專利申請序列號13/083，775中教導(dǎo)了用于制備單獨的垂直溝道和U形溝道NAND串的二者的組合的前側(cè)和后側(cè)方法，其全部內(nèi)容通過引用并入本文，用于教導(dǎo)組合的前側(cè)和后側(cè)處理方法。
[0019]如本文所使用的，術(shù)語“控制柵極”和“字線”是指相同的導(dǎo)電實體。控制柵極可考慮為鄰近NAND單元陣列中的一個NAND單元設(shè)置并且控制該NAND單元的字線的一部分。字線控制在該陣列中的多個NAND單元。因此，字線可考慮為連接該控制柵極的該導(dǎo)電實體的一部分。然而，應(yīng)理解，字線和其控制柵極部分可以在相同的步驟中形成，并且可以包括將如下描述的相同的一個或者多個導(dǎo)電層。
[0020]圖1A-1F示出了根據(jù)本發(fā)明的一個實施例的制造三維存儲器裝置(例如，垂直NAND串)的方法。在該實施例中，基板100提供有形成在該基板100的主表面10a上的第一材料層102和第二材料層104的交替層的疊層。
[0021]該基板100可以是本領(lǐng)域已知的任何半導(dǎo)電基板，例如單晶硅、例如硅-鍺或者硅-鍺-碳的IV-1V化合物、II1-V化合物、I1-VI化合物、在此類基板上的外延層、在此類基板上的導(dǎo)電層(例如，電極和/或互連)，或者例如硅的氧化物、玻璃、塑料、金屬或者陶瓷基板的任何其它的半導(dǎo)電或者非半導(dǎo)電材料。該基板100可包括制作在其上的集成電路，例如用于存儲器裝置的驅(qū)動電路。
[0022]可通過例如濺射、CVD、PECVD和MBE等的任何合適的沉積方法將層102和104沉積在該基板100上。優(yōu)選地，該第一材料層102適合用作控制柵極。適合的材料包括但不限于，金屬(例如，A1、W及其合金等)或者例如硅(例如，多晶硅)、硅鍺、硅的碳化物等的重摻雜的IV族半導(dǎo)體。該半導(dǎo)體可以是P型或者η型摻雜，并且其摻雜濃度在117CnT3到121CnT3 之間。
[0023]該第二材料層104包括犧牲材料?？墒褂孟鄬τ谠摰谝徊牧媳贿x擇性地蝕刻的任何犧牲材料。例如，如果該第一材料層102是P型多晶硅，該犧牲材料104可以是本征多晶硅(例如，摻雜低于116CnT3)?；蛘撸摰诙牧蠈?04可包括相對于該第一材料層102被選擇性地蝕刻的金屬或者絕緣材料(例如，硅的氧化物、硅的氮化物等)?；蛘?，該第一材料層102可由多晶硅摻雜，并且該犧牲材料層104可以是SiGe。該疊層可覆蓋有例如硅的氧化物或者硅的氮化物的絕緣材料頂層106。
[0024]在一個實施例中，先于該第一層102和第二層104的交替層的疊層的沉積，可將絕緣材料底層107沉積在該基板100上，并且絕緣材料頂層106可沉積在該疊層之上。該絕緣材料頂層106和該絕緣材料底層107可以是硅的氧化物或者硅的氮化物。在一個實施例中，層106和107由與層104相同的材料(例如，硅的氧化物)制成。當(dāng)制造本發(fā)明的實施例的U形溝道時，先于沉積該第一層102和第二層104的交替層的疊層或者該絕緣材料底層107，犧牲材料111的層優(yōu)選地沉積在形成在該基板100中的溝槽中。層111可沉積在該基板中的溝槽中并在該基板之上，并且之后由該基板表面100A的頂平坦化，從而層111僅保留在溝槽中。或者，可將層111圖案化為圖1A示出的部段，繼之形成另一層以填充在這些部段之間的空間。該犧牲材料111優(yōu)選不同于該第二犧牲材料層104。例如，如果該第二犧牲材料層104是例如硅的氧化物的氧化物，那么該犧牲材料111可以是例如硅的氮化物的氮化物。如以下更詳細地討論，可經(jīng)由在該第一層102和第二層104的交替層的疊層中蝕刻出的垂直存儲器孔除去該犧牲材料111，并且將其替換為半導(dǎo)體材料以形成該U形溝道的水平或者連接部分。在一個實施例中，氣隙溝槽可留在該U形溝道的水平部分和該疊層之間，從而該半導(dǎo)體溝道的該連接部分位于該氣隙下方。
[0025]在沉積層102和104之后，可蝕刻該疊層以形成存儲器孔108和狹縫溝槽110。該狹縫溝槽I1可填充有例如硅的氮化物或者相對于層102和104的材料被選擇性地蝕刻的另外材料的犧牲材料110A，而該存儲器單元的溝道隨后形成在該存儲器孔108中。例如，可首先使用光刻和蝕刻形成該狹縫溝槽110，然后該溝槽110可填充有該犧牲材料110A，繼之以使用另外的光刻和蝕刻步驟形成該存儲器孔108。
[0026]當(dāng)蝕刻具有例如八個或者更多、例如8-64層的多個交替層102和104的傳統(tǒng)疊層時，使用一步蝕刻工藝(例如，使用氟基蝕刻)形成該存儲器孔108和該狹縫溝槽110的每一個，由于缺乏在第二犧牲層104和該犧牲層111材料之間的蝕刻選擇性，該存儲器孔108的一個或者多個可穿透該犧牲材料111的層，進入底導(dǎo)體層(未示出)。當(dāng)這些存儲器孔108填充有半導(dǎo)材料以形成所述溝道時，經(jīng)由該基板100的半導(dǎo)體或者導(dǎo)電部分產(chǎn)生短路。
[0027]解決該問題的一個傳統(tǒng)方法是提供較厚的底絕緣層107。然而，用此方法難以實現(xiàn)該蝕刻輪廓的改善。另外的傳統(tǒng)方法是通過交替使用高選擇性的蝕刻劑分步蝕刻該層102和104。然而，對于大的疊層，該方法需要大量的單獨蝕刻步驟，其慢化了產(chǎn)出，復(fù)