片普注入，該全片普注入使所述硅襯底的全片范圍內的所述多晶硅層都N型摻雜。
[0022]進一步的改進是，步驟三中的所述第四氮化硅薄膜的生長工藝采用低壓化學氣相淀積工藝，所述第四氮化硅薄膜的厚度為500埃?1500埃。
[0023]進一步的改進是，步驟五中對所述第四氮化硅薄膜的刻蝕停止在所述多晶硅層表面、且所述多晶硅層的厚度損耗小于200埃。
[0024]進一步的改進是，步驟九中采用低壓化學氣相淀積工藝淀積所述第五氮化硅薄膜，所述第五氮化娃薄膜的厚度為400埃?800埃。
[0025]進一步的改進是，步驟十一中所述第六摻磷氧化硅薄膜采用高密度等離子體化學氣相淀積工藝生長，所生長的所述第六摻磷氧化硅薄膜的厚度為5000埃?12000埃；平坦化后的所述第六摻磷氧化硅薄膜的厚度為4000埃?6000埃；所述第七不摻雜氧化硅薄膜的厚度為500埃?3000埃。
[0026]進一步的改進是，步驟十中所述P型源漏注入的雜質為硼。
[0027]本發(fā)明通過在多晶硅層表面形成氮化硅硬質掩膜層，能夠實現(xiàn)SONOS器件的自對準接觸孔，從而能夠使得SONOS器件的尺寸做到最小、實現(xiàn)存儲器的密度提高。同時本發(fā)明通過將表面溝道CMOS邏輯器件區(qū)域的氮化硅硬質掩膜層去除，從而能夠將表面溝道CMOS邏輯器件的多晶硅柵摻雜放置到多晶硅層表面的氮化硅硬質掩膜層之后進行，并通過源漏注入時對表面溝道CMOS邏輯器件的多晶硅柵進行摻雜，從而能減小表面溝道PMOS器件的硼滲透所經歷的熱過程，所以能夠進一步的縮小表面溝道器件的尺寸、實現(xiàn)小尺寸表面溝道器件的制作；由于本發(fā)明的表面溝道CMOS邏輯器件的多晶硅柵的摻雜和源漏注入同時進行，所以還能減少光刻版的數(shù)量，最終能實現(xiàn)小尺寸表面溝道器件與高密度存儲器件集成。
【附圖說明】
[0028]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0029]圖1是本發(fā)明實施例方法流程圖；
[0030]圖2A-圖2J是本發(fā)明實施例方法各步驟中器件結構圖。
【具體實施方式】
[0031]如圖1所示，是本發(fā)明實施例方法流程圖；如圖2A至圖2J所示，是本發(fā)明實施例方法各步驟中器件結構圖。本發(fā)明實施例表面溝道CMOS邏輯器件和SONOS器件的集成方法中的表面溝道CMOS邏輯器件包括表面溝道NMOS器件和表面溝道PMOS器件，包括如下步驟:
[0032]步驟一、如圖2A所示，在所述表面溝道CMOS邏輯器件的形成區(qū)域的硅襯底I表面形成所述表面溝道NMOS器件和所述表面溝道PMOS器件的柵氧化層2a，在SONOS器件的形成區(qū)域的所述硅襯底I表面形成所述SONOS器件的ONO層2B，所述ONO層2B由依次形成于所述娃襯底I表面的第一層氧化娃、第二層氮化娃和第三層氧化娃組成，其中所述第一層氧化硅作為隧穿氧化層，所述第二層氮化硅作為信息存儲層，所述第三氧化硅作為控制氧化層；在形成有所述柵氧化層2a和所述ONO層2B的所述硅襯底I正面淀積多晶硅層3，所述多晶硅層3覆蓋在所述柵氧化層2a和所述ONO層2B表面。
[0033]步驟二、如圖2A所示，采用光刻工藝打開所述SONOS器件的第一多晶硅柵的形成區(qū)域，即通過光刻膠圖形4中的開口區(qū)域4a定義出第一多晶硅柵的形成區(qū)域。對所述第一多晶硅柵的形成區(qū)域的所述多晶硅層3中進行N型離子注入。較佳為，該N型離子注入的注入雜質為憐；
[0034]本步驟中的采用光刻工藝選定在所述SONOS器件的第一多晶硅柵的形成區(qū)域中進行N型離子注入能替換為在所述硅襯底I表面全片普注入，該全片普注入使所述硅襯底I的全片范圍內的所述多晶硅層3都N型摻雜。
[0035]步驟三、如圖2B所示，在步驟二的N型離子注入之后的所述多晶硅層3表面生長第四氮化硅薄膜5。所述第四氮化硅薄膜5作為硬質掩膜層。
[0036]較佳為，所述第四氮化硅薄膜5的生長工藝采用低壓化學氣相淀積工藝，所述第四氮化硅薄膜5的厚度為500埃?1500埃。
[0037]步驟四、如圖2C所示，采用光刻工藝定義出所述SONOS器件的所述第一多晶硅柵中表面不需要和接觸孔相接觸的第一部分3a的光刻膠圖形6，即所述光刻膠圖形6所覆蓋的區(qū)域為所述第一多晶硅柵的第一部分3a形成區(qū)域。
[0038]較佳為，所述光刻膠圖形6的厚度為1000埃?2000埃。
[0039]步驟五、如圖2D所示，以步驟四中形成的光刻膠圖形為掩膜對所述第四氮化硅薄膜5進行刻蝕，刻蝕后所述第四氮化硅薄膜5僅覆蓋在所述第一多晶硅柵的所述第一部分3a區(qū)域上，所述第一多晶硅柵的所述第一部分3a區(qū)域之外的所述第四氮化硅薄膜5都被去除?？涛g后的所述第四氮化硅薄膜5重新標記為第四氮化硅薄膜5a。
[0040]較佳為，對所述第四氮化硅薄膜5的刻蝕停止在所述多晶硅層3表面、且所述多晶硅層3的厚度損耗小于200埃。對所述第四氮化硅薄膜5的刻蝕采用的氣體包括CF4，CHF3，02，Ar等反應氣體以及稀釋氣體。
[0041]步驟六、如圖2E所示，采用光刻工藝定義出所述SONOS器件的所述第一多晶硅柵中表面需要和接觸孔相接觸的第二部分3b、所述表面溝道NMOS器件的第二多晶硅柵3c和所述表面溝道PMOS器件的第三多晶硅柵3d的光刻膠圖形，光刻膠圖形7a定義出所述表面溝道NMOS器件的第二多晶硅柵3c形成區(qū)域，光刻膠圖形7b定義出所述表面溝道PMOS器件的第三多晶硅柵3d形成區(qū)域，光刻膠圖形7c定義出所述第一多晶硅柵的第二部分3b形成區(qū)域。
[0042]步驟七、如圖2F所示，以所述步驟五形成的所述第四氮化硅薄膜5a為硬質掩膜、以所述步驟六中形成的光刻膠圖形7a、7b和7c為掩膜對所述多晶硅層3進行刻蝕并于刻蝕后去除光刻膠，刻蝕后同時形成所述第一多晶硅柵、所述第二多晶硅柵3c和所述第三多晶硅柵3d，所述第一多晶硅柵包括所述第一部分3a和所述第二部分3b，且所述第一多晶硅柵的所述第一部分3a覆蓋有所述第四氮化硅薄膜5。
[0043]步驟八、如圖2G所示，進行N型輕摻雜漏注入分別形成所述SONOS器件和所述表面溝道NMOS器件的N型輕摻雜漏區(qū)；進行P型輕摻雜漏注入形成所述表面溝道PMOS器件的P型輕摻雜漏區(qū)。
[0044]步驟九、如圖2G所示，在進行步驟八之后的所述硅襯底I正面淀積第五氮化硅薄膜8。如圖2H所示，對所述第五氮化硅薄膜8進行回刻分別形成所述第一多晶硅柵、所述第二多晶硅柵3c和所述第三多晶硅柵3d的側墻8a。從圖2H可知，所述第一多晶硅柵的所述第一部分3a都被氮化娃包圍。
[0045]較佳為，采用低壓化學氣相淀積工藝淀積所述第五氮化硅薄膜8，所述第五氮化硅薄膜8的厚度為400埃?800埃。
[0046]步驟十、如圖2H所示，形成所述側墻8a后進行N型源漏注入分別形成所述SONOS器件和所述表面溝道NMOS器件的N型源漏區(qū)，所述N型源漏注入同時實現(xiàn)對所述第二多晶硅柵3c的N型摻雜；進行P型源漏注入形成所述表面溝道PMOS器件的P型源漏區(qū)，所述P型源漏注入同時實現(xiàn)對所述第三多晶硅柵3d的P型摻雜。
[0047]較佳為，步驟十中所述P型源漏注入的雜質為硼。
[0048]步驟十一、如圖21所示，在進行步驟十之后的所述硅襯底I正面生長第六摻磷氧化硅薄膜9，采用化學機械研磨工藝對所述第六摻磷氧化硅薄膜9進行平坦化；在平坦化