芯片封裝結構及制程的制作方法
【技術領域】
[0001]本發(fā)明是有關于一種芯片封裝結構及制程，尤其是利用具有功能性的一層或多層原子沈積層取代注模的芯片封裝方式，藉以達到更輕薄短小、簡化處理工序、降低處理成本、方便生產，提高良率，并可依需要而加強比如防制EM1、加強散熱、重新布局(RDL)、抗反射、抗紫外光(UV)、紅外光截止(IRCut)等功能。
【背景技術】
[0002]隨著半導體技術的進步，集成電路(Integrated Circuit, IC)的功能愈加強大，不僅電路密度愈高，耗電量也愈大，使得如何加強散熱效率、提高抗電磁干擾(Electromagnetic Interference, EMI)的能力、改善電氣傳導性能都變得更加重要，因而引發(fā)封裝技術的不斷演進，用以安置、固定、密封半導體芯片(Chip)，方便應用于印刷電路板(Printed Circuit Board,PCB)或其它電路基板、載板,進而提供保護作用，強化導熱、防止芯片過熱而影響電氣性能或失效，以符合上述實務上的需求。
[0003]在現(xiàn)有技術中，封裝技術可包括雙排直立式封裝(Dual In-line Package、DIP)、四方平面包封裝(Quad Flat Package, QFP)、薄型小尺寸封裝(Thin Small OutlinePackage, TSOP)、球格陣列封裝(Ball Grid Array, BGA)等等,主要是使用由塑料材料構成的封裝體以注模(Mold Filling)方式包覆芯片，提供電氣絕緣保護及散熱，同時利用接腳電氣連接至芯片的連接端口以實現(xiàn)電氣信號傳導。接腳數(shù)少的芯片可使用DIP封裝，其中接腳是配置于二側邊，一般接腳數(shù)最多為數(shù)十個，而QFP封裝是將接腳配置于四邊，所以接腳數(shù)更多，可達256。但是對于數(shù)百個接腳以上的芯片，則需使用BGA封裝，因為是以錫球當作接腳，并且以陣列方式配置于載板的底面。
[0004]然而，對于講求外觀更加輕、薄、短、小，且功能更復雜、強大的手機、移動式或手持式電子裝置的應用領域而言，BGA封裝的載板面積相當大，且焊球需一定的面積，使得整體封裝尺寸無法進一步縮小，驅使業(yè)界開發(fā)出封裝尺寸更加短小的芯片級封裝(Chip ScalePackage, CSP)，通常封裝尺寸只大于原有芯片的20%。
[0005]但是，上述現(xiàn)有技術的缺點在于，不論是DIP封裝、QFP封裝、BGA封裝、CSP封裝，都是先將芯片置于模具中，再注入封裝材料包圍芯片，并經(jīng)加熱熟化而形成封裝體，使得最后產品的縱向高度(厚度)及橫向大小(面積)會因模具成形的限制，比如封裝材料的流動性、封裝體的機械強度，而無法再縮小。
[0006]此外，對于具有透光功能的芯片，比如光學影像芯片，還需要額外的工序，一次加裝一片玻璃元件，而且在加裝過程中，很容易導致芯片被污染或整體結構發(fā)生對位偏移等的問題。
[0007]因此，很需要一種芯片封裝結構及制程，不需注模形成封裝體，而是直接利用一層或多層具有功能性的原子沈積層，取代注模的覆蓋芯片封裝方式，使封裝體達到更輕薄短小，并簡化處理工序、降低處理成本、方便生產，提高良率，尤其可依需要加強防制EM1、散熱，重新布局、抗反射、抗紫外光、紅外光截止等等功能，藉以有效解決上述現(xiàn)有技術的問題。

【發(fā)明內容】

[0008]本發(fā)明的主要目的在于提供一種芯片封裝結構，包括芯片以及奈米沈積層，其中芯片具有電氣線路、感光區(qū)以及多個電氣連接墊，且感光區(qū)及電氣連接墊是配置于芯片的上表面，而奈米沈積層是覆蓋感光區(qū)的表面，并曝露出電氣連接墊。
[0009]感光區(qū)具有感光功能，而電氣連接墊是連接電氣線路，并提供連接外部電路或電氣元件，比如電路板或其它集成電路芯片。具體而言，感光區(qū)可配置于芯片的中央?yún)^(qū)域，而電氣連接墊可位于芯片的外緣周邊，圍繞感光區(qū)的外緣。
[0010]奈米沈積層具有電氣絕緣性以及透光性，可由氧化物、硅膠、酚醛樹脂、聚碳酸酯、壓克力樹脂、聚亞酰胺樹脂、聚四氟乙烯、BT樹脂或環(huán)氧樹脂構成。
[0011]本發(fā)明的另一目的在于提供一種芯片封裝結構，包括芯片、奈米沈積層、線路層以及多個連接凸塊，其中線路層的部分下表面覆蓋奈米沈積層的外緣，線路層的其余下表面接觸芯片，并電氣連接至電氣連接墊。連接凸塊是配置于線路層的上表面，可連接外部電路或電氣元件。因此，連接凸塊的主要目的是提供較大連接面積，延伸電氣連接墊的連接功能，方便連接外部電路或電氣元件。
[0012]本發(fā)明的另一目的在于提供一種芯片封裝結構，包括芯片、奈米沈積層、線路層、多個連接凸塊以及至少一電子元件，且芯片為集成電路(IC)半導體芯片，具有電氣線路以及多個電氣連接墊，而奈米沈積層可具有透光性或不透光性。奈米沈積層覆蓋芯片的部分表面，且未覆蓋電氣連接墊。線路層具有電路圖案，并覆蓋奈米沈積層以及芯片而接觸到電氣連接墊，連接凸塊是配置于線路層上。
[0013]因此，電氣連接墊電氣連接至連接凸塊，且在線路層的電路圖案上安置電子元件，比如表面黏著元件(SMD)，包含被動RC元件。所以，奈米沈積層可直接當作承載電子元件的基板，簡化整體結構。
[0014]本發(fā)明的又一目的在于提供一種芯片封裝制程，包括:清洗晶圓上的多個芯片，且每個芯片具有感光區(qū)及多個電氣連接墊；在芯片上形成奈米沈積層，包覆除電氣連接墊以外的表面區(qū)域，并覆蓋感光區(qū)；以及切刻晶圓以分離芯片，形成具有芯片以及奈米沈積層的芯片級(Chip Scale Package, CSP)封裝體。
[0015]本發(fā)明的另一目的在于提供一種芯片封裝制程，包括:清洗晶圓上的多個芯片，且每個芯片具有感光區(qū)及多個電氣連接墊；在芯片上形成奈米沈積層，覆蓋芯片的感光區(qū)；形成線路層，覆蓋芯片的外緣；形成連接凸塊，安置于線路層上；以及切刻晶圓以分離芯片，形成具有芯片、奈米沈積層、線路層以及多個連接凸塊的芯片級封裝體。
[0016]本發(fā)明的另一目的在于提供一種芯片封裝制程，包括:清洗晶圓上的多個芯片，且每個芯片具有感光區(qū)及多個電氣連接墊；在芯片上形成奈米沈積層，覆蓋芯片的感光區(qū)；形成線路層及連接凸塊，且線路層覆蓋芯片的外緣，而連接凸塊是配置于線路層上；貼附電子元件于線路層上而連接凸塊；以及切刻晶圓以分離芯片，形成具有芯片、奈米沈積層、線路層、多個連接凸塊以及電子元件的芯片級封裝體。
[0017]本發(fā)明是以奈米沈積層包覆方式取代傳統(tǒng)注模的封裝方式，可大幅縮小封裝大小，實現(xiàn)真正的芯片級尺寸的封裝方式。此外，還可利用屏蔽和不同奈米沈積材料，以多次沈積方式達到透光、防水、防EMI的目的。
【附圖說明】
[0018]圖1為顯示依據(jù)本發(fā)明第一實例的芯片封裝結構的示意圖；
[0019]圖2為圖1的芯片封裝結構的上視圖；
[0020]圖3為顯示本發(fā)明芯片封裝結構的應用實例示意圖；
[0021]圖4為顯示依據(jù)本發(fā)明第二實例的芯片封裝結構的示意圖；
[0022]圖5為顯示依據(jù)本發(fā)明第三實例的芯片封裝結構的示意圖；
[0023]圖6為顯示本發(fā)明芯片封裝制程的操作流程圖；
[0024]圖7為顯示本發(fā)明另一芯片封裝制程的操作流程圖；
[0025]圖8為顯示本發(fā)明再一芯片封裝制程的操作流程圖。
[0026]其中，附圖標記說明如下:
[0027]10 芯片
[0028]11感光區(qū)
[0029]14 電氣連接墊
[0030]20奈米沈積層
[0031]30 電路板
[0032]31連接焊點