非晶硅溝道層、薄膜晶體管及溝道層的形成方法
【技術領域】
[0001]本發(fā)明涉及一種晶體管的結構及其制造方法，特別是涉及一種用于薄膜晶體管的非晶硅溝道層、薄膜晶體管及溝道層的形成方法。
【背景技術】
[0002]Thin Film Transistor (薄膜場效應晶體管)，是指液晶顯示器上的每一液晶象素點都是由集成在其后的薄膜晶體管來驅動。從而可以做到高速度高亮度高對比度顯示屏幕信息。薄膜晶體管屬于有源矩陣液晶顯示器，是目前最好的LCD彩色顯示設備之一，其效果接近CRT顯示器，是現在筆記本電腦和臺式機上的主流顯示設備。薄膜晶體管的每個像素點都是由集成在自身上的薄膜晶體管來控制，是有源像素點。因此，不但速度可以極大提高，而且對比度和亮度也大大提高了，同時分辨率也達到了較高水平。
[0003]薄膜晶體管主要是有源極、漏極、柵極、有源層、柵絕緣層及其管體構成，其中有源層和柵絕緣層是決定薄膜晶體管性能的兩個關鍵層。根據有源層的材料不同，可以將薄膜晶體管分為非晶硅薄膜晶體管(Si薄膜晶體管)、有機薄膜晶體管(O薄膜晶體管)和氧化鋅薄膜晶體管(ZnO薄膜晶體管)，其中非晶硅薄膜晶體管可分為單晶硅薄膜晶體管(C-Si薄膜晶體管)、非晶硅薄膜晶體管(a-Si薄膜晶體管)、多晶硅薄膜晶體管(p-Si薄膜晶體管)。目前，非晶硅薄膜晶體管使用較多的是多晶硅薄膜晶體管和非晶硅薄膜晶體管。
[0004]非晶硅薄膜晶體管(a-Si薄膜晶體管)以a-Si為半導體有源層。圖2是a_S1:H薄膜晶體管典型結構圖。器件有源層中通常含有大量的懸掛鍵，載流子的遷移率很低，一般小于Icm2W1 S-1,通常進行氫化處理以提高遷移率(氫化后a-S1:H薄膜晶體管Xa-Si = H薄膜晶體管制作溫度底，可用玻璃為基底，并具有大面積均勻性、能實現大面積彩色顯示、具有大容量、高像質顯示性能，但光敏退化性嚴重，需要加掩膜層。a-Si材料由于結構的無序性，內部含有大量的懸掛鍵等缺陷態(tài)，對于制作器件非常不利。PECVD法沉積的a-Si內部含有H原子，H原子鈍化了大部分的懸掛鍵，降低材料中的缺陷態(tài)，明顯提升了 a-Si材料的品質。但在PECVD法沉積的a-Si中，由于在制備過程中難以避免的會產生各種污染，其中O、N等元素污染是一個重要部分。很多研究顯示O、N污染易在材料中形成類施主摻雜，使材料費米能級上升，靠近導帶，導致暗電導率上升(如圖5a)。對于常用的η型a-Si薄膜晶體管器件，溝道層激活能的下降意味著同源漏勢壘的降低，器件體漏電流升高。
[0005]其中，漏電流是薄膜晶體管器件的一個重要參數，高的漏電流會造成畫面閃爍、灰階下降、對比度降低等不良。在保證開態(tài)電流的同時降低關態(tài)電流對顯示器件非常重要，也是顯示行業(yè)一直追求的目標。

【發(fā)明內容】

[0006]為了解決上述現有技術的不足，本發(fā)明提供一種用于薄膜晶體管的摻雜有硼(B)的非晶硅溝道層，被摻入非晶硅材料中的硼原子電離后釋放空穴，該空穴同非晶硅材料中施主缺陷態(tài)產生的電子復合，從而降低其電子密度，其暗電導率和電子激活能均低于未摻雜硼的非晶硅溝道層，一種包括該摻雜硼的非晶硅溝道層的薄膜晶體管及它們的制造方法。
[0007]本發(fā)明所要解決的技術問題通過以下技術方案予以實現:
一種用于薄膜晶體管包含摻雜硼的非晶硅溝道層，其中，摻雜硼的非晶硅溝道層的暗電導率和電子激活能均低于未摻雜硼的非晶硅溝道層，薄膜晶體管為η型薄膜晶體管。
[0008]優(yōu)選地，摻雜硼的非晶硅溝道層用到的含硼氣體為H2稀釋的三甲基硼或乙硼烷氣體。
[0009]優(yōu)選地，含硼氣體體積與硅源氣體體積比為2.0*10_4~2.0*10_3。
[0010]一種薄膜晶體管，包括:
柵電極和上述任一溝道層，配置于所述基板上；
柵絕緣層，配置于所述柵電極和溝道層之間；
源電極和漏電極，分別接觸所述溝道層的兩側。
[0011 ] 優(yōu)選地，柵電極設在溝道層的上方。
[0012]優(yōu)選地，還包括一保護層，其配置于所述柵絕緣層和柵電極上。
[0013]優(yōu)選地，柵電極設在溝道層的下方。
[0014]優(yōu)選地，還包括一保護層，其配置于所述柵絕緣層、溝道層、源電極和漏電極上。
[0015]一種用于薄膜晶體管包含摻雜硼的非晶硅溝道層的形成方法，包括:
提供一半導體材料層，其用于形成溝道，該半導體材料層為摻雜硼的非晶硅層；
圖案化所述半導體材料層以形成非晶硅溝道層；
其中摻雜硼的非晶硅溝道層的暗電導率和電子激活能均低于未摻雜硼的非晶硅溝道層。
[0016]優(yōu)選地，摻雜硼的非晶硅溝道層用到的含硼氣體為H2稀釋的三甲基硼或乙硼烷氣體。
[0017]優(yōu)選地，含硼氣體體積與硅源氣體體積比為2.0*10_4~2.0*10_3。
[0018]一種薄膜晶體管的制造方法，包括:
在基板上通過上述溝道層形成方法形成溝道層；
在溝道層上形成源電極和漏電極，所述源電極和漏電極分別接觸溝道層的兩側；
在源電極和漏電極上形成柵絕緣層，并覆蓋溝道層暴露的部分；
在柵絕緣層上形成柵電極。
[0019]優(yōu)選地，還包括在柵絕緣層和柵電極上形成一保護層。
[0020]一種薄膜晶體管的制造方法，包括:
在基板上形成柵電極，并在柵電極上覆蓋有柵絕緣層；
在柵絕緣層上通過上述溝道層形成方法形成溝道層；
在溝道層上形成源電極和漏電極，所述源電極和漏電極分別接觸溝道層的兩側。
[0021 ] 優(yōu)選地，還包括在柵絕緣層、溝道層、源電極和漏電極上形成一保護層。
[0022]本發(fā)明具有如下有益效果:進行微量硼摻雜的非晶硅溝道層，補償非晶硅材料中的類施主缺陷，降低其激活能，提高薄膜晶體管源漏極與溝道層間的勢壘高度，從而降低薄膜晶體管漏電流；包括該摻雜硼的非晶硅溝道層的薄膜晶體管制造過程中，法無需增加新的mask和更改生產設備，方便實施且未提高生產成本，并相對現有制造的薄膜晶體管的漏電流較低，提高器件的開關比。
【附圖說明】
[0023]圖1為本發(fā)明的非晶硅薄膜晶體管Tl的結構剖視圖；
圖2為本發(fā)明的非晶硅薄膜晶體管T2的結構剖視圖；
圖3a至3f和圖4a至4e分別示出了制造圖1和圖2的薄膜晶體管的方法的流程剖面示意圖；
圖5a、5b分別示出了未進行硼摻雜(a)與進行硼摻雜非晶硅材料的費米能級位置的示意圖；
圖6a、6b分別示出了溝道層未進行硼摻雜(a)與進行硼摻雜的薄膜晶體管能帶勢壘高度。
【具體實施方式】
[0024]下面結合附圖和實施例對本發(fā)明進行詳細的說明。
[0025]當元件或層被稱為“在”另一元件或層“上”、“連接到”另一元件或層或者“結合至IJ”另一元件或層時，它可以直接在另一元件或層上、直接連接到另一元件或層或者直接結合到另一元件或層，或者可以存在中間元件或中間層。相反，當元件被稱為“直接在”另一元件或層“上”、“直接連接到”另一元件或層或者“直接結合到”另一元件或層時，不存在中間元件或中間層。相同的標號始終代表相同的元件。
[0026]本實施例采用的術語“和/或”包括一個或多個相關所列項的任意組合和全部組合。術語“包括”和/或“包含”在此說明書中使用時，其表明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個或多個其它特征、整體、步驟、操作、元件、組件和/或它們的組。
[0027]除非另外限定，否則這里使用的所有術語(包括技術術語和科學術語)的含義與示例實施例所屬領域的普通技術人員通常理解的含義相同。還應該理解的是，除非在這里被特定地限定，否則術語(比如在通用字典里定義的術語)應該被理解為其含義與相關領域的環(huán)境中它們的含義一致，并且不應該被理想化或過度正式地理解。
[0028]本發(fā)明涉及到的薄膜晶體管均為η型薄膜晶體管。
[0029]圖1為根據本發(fā)明示例實施例的非晶硅薄膜晶體管Tl的剖視圖。非晶硅薄膜晶體管Tl可以為具有底柵結構(bottom gate)的薄膜晶體管，其中，柵電極110形成在溝道層130下方。
[0030]參照圖1，在基板100上形成柵電極110 ;在柵電極110上或覆蓋柵電極110形成有柵絕緣層120 ;在柵絕緣層120上形成溝道層130，溝道層130可以與柵電極110相對應，設在柵電極110上方的柵絕緣層120上，溝道層130為摻雜硼的非晶硅溝道層130 ;在溝道層130上形成有源電極140a和漏電極140b，源電極140a與溝道層130 —側接觸形成電連接，漏電極140b與溝道層130另一側接觸形成電連接，源電極140a與漏電極140b之間暴露了溝道層130頂部表面的一部分(溝道層130暴露部分)。在源電極140a、漏電極140b和溝道層130暴露部分上還可以形成有一保護層150，該保護層150還可以覆蓋源電極140a、漏電極140b和溝道層130暴露部分形成在柵絕緣層120上。其中，基板100可以是非晶硅板100、玻璃基板100或塑料基板100等，且基板100可以是透明或不透明；柵電極110與源電極140a的形成材料可相同或不同；柵絕緣層120和保護層150的形成材料可以是氧化硅層或/和氮化硅層等等；源電極140a和漏電極140b可以是單層金屬層或多層金屬層。
[0031]柵電極110的厚度大約為150nm~300nm ;柵絕緣層120的厚度大約為350n