用于制造碳化硅半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于制造碳化硅半導(dǎo)體器件的方法，特別是涉及一種具有溝槽的碳化硅半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]日本專利公開號7-326755(專利文獻I)公開了一種具有溝槽的碳化硅半導(dǎo)體器件。這一專利公布陳述柵熱氧化膜在溝槽的底面上具有比其在溝槽的側(cè)面上的膜厚度更大的膜厚度，因此閾值電壓變低且在柵極和漏極之間的擊穿電壓變高。其還陳述溝槽的底面對應(yīng)于六方單晶碳化硅的允許有快的氧化速率的碳平面，而溝槽的側(cè)面對應(yīng)于垂直于這一碳平面且允許有慢的氧化速率的平面。因此，通過將熱處理步驟實施一次，能夠形成熱氧化膜使得熱氧化膜在溝槽的側(cè)面上的厚度與熱氧化膜在溝槽的底面上的厚度極大的不同。
[0003]引用列表
[0004]專利文獻
[0005]專利文獻1:日本專利公開號7-326755

【發(fā)明內(nèi)容】

[0006]技術(shù)問題
[0007]然而根據(jù)本發(fā)明人進行的研宄，僅僅通過例如取決于晶體取向的碳化硅的氧化速率的差異，難以選擇性地將在溝槽的底面上的柵氧化膜的膜厚度增加至足夠的程度。
[0008]已經(jīng)完成了本發(fā)明以解決如上所述的問題，本發(fā)明的目的在于提供用于制造具有高擊穿電壓的碳化硅半導(dǎo)體器件的方法。
[0009]技術(shù)方案
[0010]用于制造本發(fā)明的碳化硅半導(dǎo)體器件的方法包括以下步驟。形成包括以下的碳化硅襯底:具有第一導(dǎo)電類型的第一層，設(shè)置在第一層上且具有第二導(dǎo)電類型的第二層和設(shè)置在第二層上且通過第二層與第一層隔開并具有第一導(dǎo)電類型的第三層。形成設(shè)置有內(nèi)表面的溝槽，所述內(nèi)表面具有側(cè)壁面和底面，所述側(cè)壁面延伸穿過第三層和第二層且到達第一層，所述底面由第一層形成。形成硅膜以覆蓋底面。通過在溝槽中的氧化在內(nèi)表面上形成柵氧化膜。柵氧化膜包括通過碳化硅襯底的氧化形成的第一部分和通過在底面上的硅膜的氧化形成的第二部分。在柵氧化膜上形成柵電極。
[0011]根據(jù)該制造方法，柵氧化膜包括由碳化硅襯底的氧化形成的第一部分以及由在溝槽的底面上的硅膜的氧化形成的第二部分。因此，在溝槽的底面上的柵氧化膜的厚度能夠因第二部分的厚度增加。因此，碳化硅半導(dǎo)體器件能夠具有高擊穿電壓。
[0012]優(yōu)選地，形成柵電極，使得柵電極與在第二層上的第一部分直接接觸。由此，在溝道表面上的由第二層形成的柵絕緣膜能夠僅由品質(zhì)高于第二部分的第一部分形成。
[0013]可以形成硅膜以覆蓋側(cè)壁面上的第二層。隨后，可以將硅膜的一部分移除，使得硅膜保留在溝槽的底面上且第二層暴露于溝槽的側(cè)壁面處。
[0014]因此，即使當硅膜形成時第二層由硅膜覆蓋，也不在第二層上形成第二部分。因此，柵電極能夠與在第二層上的第一部分直接接觸。
[0015]優(yōu)選地，形成硅膜，使得硅膜具有在底面上的第一厚度且具有在由第二層形成的側(cè)壁面上的第二厚度。第一厚度大于第二厚度。
[0016]因此，第二部分能夠以更足夠的厚度在底面上形成。
[0017]優(yōu)選地，將硅膜的一部分移除的步驟包括以下步驟。將硅膜氧化至小于第一厚度且大于第二厚度的厚度。將在氧化硅膜的步驟中已經(jīng)被氧化的硅膜的部分移除。
[0018]因此，能夠選擇性的在底面上而不是在側(cè)壁面上形成第二部分。
[0019]優(yōu)選地，形成溝槽的步驟包括以下步驟。在第三層上形成具有開口的掩模。使用掩模對碳化硅襯底進行腐蝕。使用掩模實施形成硅膜的步驟。
[0020]因此，能夠防止在覆蓋有掩模的部分上的硅膜的形成。
[0021]優(yōu)選地，對碳化硅襯底進行腐蝕，使得從掩模的開口對碳化硅襯底進行側(cè)面腐蝕。
[0022]因此，通過側(cè)面腐蝕使溝槽的側(cè)壁面凹進。結(jié)果，掩模保持為由側(cè)壁面突出。因此在使用該掩模形成硅膜的過程中，由于側(cè)壁面處于掩模的遮蔽中，所以硅膜不太可能在側(cè)壁面上形成。
[0023]優(yōu)選地，腐蝕碳化硅襯底的步驟包括熱腐蝕碳化硅襯底的步驟。
[0024]因此，能夠?qū)μ蓟枰r底進行側(cè)面腐蝕。
[0025]有益效果
[0026]如上所述，根據(jù)本發(fā)明，碳化硅半導(dǎo)體器件能夠具有高擊穿電壓。
【附圖說明】
[0027]圖1是示意性示出在本發(fā)明的一個實施方式中碳化硅半導(dǎo)體器件的構(gòu)造的部分橫截面圖。
[0028]圖2是示意性示出包括在圖1的碳化硅半導(dǎo)體器件中的碳化硅襯底的形狀的透視圖。
[0029]圖3更詳細地示出圖2的構(gòu)造。
[0030]圖4是圖1的放大圖。
[0031]圖5是圖4的虛線CP的放大圖。
[0032]圖6是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第一步驟的部分橫截面圖。
[0033]圖7是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第二步驟的部分橫截面圖。
[0034]圖8是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第三步驟的部分橫截面圖。
[0035]圖9是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第四步驟的部分橫截面圖。
[0036]圖10是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第五步驟的部分橫截面圖。
[0037]圖11是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第六步驟的部分橫截面圖。
[0038]圖12是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第七步驟的部分橫截面圖。
[0039]圖13是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第八步驟的部分橫截面圖。
[0040]圖14是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第九步驟的部分橫截面圖。
[0041]圖15是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第十步驟的部分橫截面圖。
[0042]圖16是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第十一步驟的部分橫截面圖。
[0043]圖17是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第十二步驟的部分橫截面圖。
[0044]圖18是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第十三步驟的部分橫截面圖。
[0045]圖19是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第十四步驟的部分橫截面圖。
[0046]圖20是示意性示出圖1的碳化硅半導(dǎo)體器件用制造方法的第十五步驟的部分橫截面圖。
[0047]圖21是示意性示出包括在碳化硅半導(dǎo)體器件中的碳化硅襯底表面中的精細結(jié)構(gòu)的部分橫截面圖。
[0048]圖22示出了在多型體4H的六方晶體中(000_1)面的晶體結(jié)構(gòu)。
[0049]圖23示出了沿圖22中的線XXII1-XXIII的(11-20)面的晶體構(gòu)造。
[0050]圖24示出了在(11-20)面內(nèi)的表面附近圖21的復(fù)合面的晶體結(jié)構(gòu)。
[0051]圖25示出了在從(01-10)面觀察時圖21的復(fù)合面。
[0052]圖26是示出在其中實施熱腐蝕的情況和其中未實施熱腐蝕的情況的各自情況中，當宏觀觀察時，溝道迀移率跟溝道表面與(000-1)面之間的角度之間的示例性關(guān)系的圖。
[0053]圖27是示出溝道迀移率跟在溝道方向與〈0-11-2〉方向之間的角度之間的示例性關(guān)系的圖。
[0054]圖28示出了圖21的變體。
【具體實施方式】
[0055]下文中，將參考【附圖說明】本發(fā)明的實施方式，其中相同或?qū)?yīng)的部分將由相同的參考編號表示且將不重復(fù)其說明。對于在本說明書中晶體學(xué)的說明，個體取向由[]表示，集合取向由〈>表示，個體面由O表示，集合面由{}表示。此外，雖然負結(jié)晶指數(shù)通常通過在數(shù)字上方放置(杠)表示，但在本說明書中其通過在數(shù)字前放置負號表示。
[0056]如在圖1中所示，本實施方式的垂直型MOSFET 500 (碳化硅半導(dǎo)體器件)包括外延襯底100 (碳化硅襯底)、柵氧化膜201 (柵絕緣膜)、柵電極202、層間絕緣膜203、源電極221、漏電極211、源互聯(lián)222和保護電極212。
[0057]外延襯底1