一種高耐壓氮化物半導(dǎo)體外延結(jié)構(gòu)及其生長方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體材料外延生長的技術(shù)領(lǐng)域，更具體地，涉及一種高耐壓氮化物半導(dǎo)體外延結(jié)構(gòu)及其生長方法。
【背景技術(shù)】
[0002]以GaN為代表的第三代寬禁帶半導(dǎo)體材料具有寬禁帶、高擊穿電場強度、高飽和電子漂移速度、高熱導(dǎo)率、異質(zhì)界面二維電子氣濃度高等優(yōu)良的材料性能特點，相比于Si材料，GaN更加適合制作大功率高容量、高開關(guān)速度以及高頻的電子器件。與傳統(tǒng)Si器件相比，GaN器件能承載更高的功率密度，具有更高的能量轉(zhuǎn)換效率，可以使整個系統(tǒng)的體積和重量減少，從而降低系統(tǒng)成本。由于缺乏同質(zhì)襯底，目前在廉價的大尺寸Si襯底上生長GaN外延層制備功率器件成為了推動GaN功率器件市場化的主流方向。
[0003]傳統(tǒng)的采用異質(zhì)結(jié)溝道的平面型硅基氮化鎵功率器件不能像在藍寶石或碳化硅襯底上的GaN功率器件一樣，單純的靠增大柵漏間距或者引入場板技術(shù)來獲得高的擊穿電壓。實驗表明，Si基GaN功率器件存在一個飽和擊穿電壓。也就是說當增大柵漏間距時，擊穿電壓并非一直線性增大，而是在達到某一個柵漏間距后，擊穿電壓趨于飽和。這說明在器件水平方向發(fā)生擊穿之前，垂直方向材料就發(fā)生了擊穿。這主要是由于Si襯底材料本身的導(dǎo)電性和低的臨界擊穿電場導(dǎo)致了垂直方向的擊穿。所以，提高Si襯底上氮化物功率器件的擊穿電壓是急需攻克的關(guān)鍵問題。
[0004]一方面，由于Si襯底材料本身相對較低的擊穿場強(0.3MV/cm)以及ΑΙΝ/Si界面處高密度的缺陷，從而使得Si襯底成為制約Si上GaN電力電子器件耐壓漏電流降低/耐壓提升的關(guān)鍵因素。通過增加Si襯底上氮化物緩沖層的厚度，可以使得最上層的GaN溝道層遠離Si襯底及Si/ΑΙΝ界面，從而達到提高硅襯底氮化物功率器件的擊穿電壓的目的。同時，增加氮化物緩沖層厚度還可以進一步提高晶體質(zhì)量，從而可以降低材料的漏電流，提高了擊穿電壓。但是由于Si襯底與氮化物之間存在較大晶格失配和熱失配，使得在Si襯底上生長厚膜氮化物外延層充滿挑戰(zhàn)。因為如果應(yīng)力控制不佳，厚膜氮化物緩沖層的生長會導(dǎo)致外延薄膜龜裂，外延片翹曲增大甚至外延片碎裂[N.1keda, Y.Niiyamaj H.Kambayashij Y.Sato, T.Nomura，S.Katoj and S.Yoshidaj P Ieee 98，1151-1161 (2010).]。于是，為了實現(xiàn)厚膜氮化物外延層的生長，采用應(yīng)力工程技術(shù)可以很好的在Si襯底上生長出厚膜無龜裂的GaN外延層。Dadgar在2000年等人(Dadgar, et.al , Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si (111)Exceeding I μm in Thickness Armin Jpn.J.App1.Phys.39 (2000) L1183)提出了采用低溫AlN插入層技術(shù)的方法獲得了 Si襯底上異質(zhì)生長I微米以上的高質(zhì)量無龜裂GaN外延層。同時，相關(guān)研宄小組還提出了利用多層/單層漸變AlGaN緩沖層[Kai Cheng etal., AlGaN-based heterostructures grown on 4 inch Si(111) by M0VPE, phys.stat.sol.(c) 5，N0.6，1600-1602 (2008);張佰君，楊億斌，一種漸變AlGaN層的制備方法及采用該方法得到的器件，CN103117209A，2013.05.22]，采用AlN/GaN超晶格緩沖層[SusaiLawrence SeIvaraj, Takaaki Suzue, and Takashi Egawa, Breakdown Enhancement ofAlGaN/GaN HEMTs on 4-1n Silicon by Improving the GaN Quality on Thick BufferLayers, IEEE ELECTRON DEVICE LETTERS, VOL.30, N0.6，JUNE 2009]的方式獲得厚膜氮化物外延層。上述三大類采用富Al氮化物緩沖層的思路是該應(yīng)力釋放后的富Al氮化物插入層與其上面贗配生長或部分應(yīng)力釋放的GaN外延層會給后續(xù)的GaN外延層提供一個壓應(yīng)力，從而很好的平衡應(yīng)力獲得無龜裂的氮化物外延層。厚膜氮化物外延層可以較好的降低外延材料中的漏電流/降低外延材料的擊穿電壓，但是厚膜氮化鎵外延對生長條件的精確調(diào)控要求較高。同時，當外延層生長到足夠厚的時候，Si襯底上材料龜裂、晶體質(zhì)量以及表面粗糙度的調(diào)控就顯得更加困難。另外一方面。厚膜氮化物緩沖層外延生長會導(dǎo)致外延生長時間變長，從而極大的提高外延生產(chǎn)成本。
[0005]另一方面，降低Si襯底上氮化物功率器件的漏電流/提高擊穿電壓的另一個常用方法是 C 自動慘雜技術(shù)(Auto Carbon doping technique) [S.1wakami, M.Yanagihara,0.Machida, E.Chino, N.Kanekoj H.Goto, and K.0htsukaj Jpn.J.App1.Phys.43，L831 (2004)]。由于頂層GaN溝道層和Si襯底之間的氮化物緩沖層并不是完全的本征半絕緣材料，C自動摻雜技術(shù)是目前較為常用的給氮化物中引入深受主雜質(zhì)的方法，該深受主雜質(zhì)C可以補償GaN材料生長時非故意引入的施主雜質(zhì)，例如Si和氮空位等。這些非故意引入的施主雜質(zhì)會增加GaN外延材料的漏電流從而導(dǎo)致器件的提前擊穿。C自動摻雜技術(shù)可以通過控制GaN生長時的條件來獲得，例如氣壓、溫度、V/III比以及生長速率(A.E.ffickenden, D.D.Koleske, R.L.Henry, Μ.E.Twigg, and M.Fatemi, J.Cryst.Growth 260, 54 (2004).; J.Lee, M.Lee, S.Hahm, Y.Lee, J.Lee, Y.Bae,and H.Cho, MRS Internet J.Nitride Semicond.Res.8,5 (2003).; D.C.Look, D.C.Reynolds, R.L.Jones, ff.Kim, 0.Aktas, A.Botch-karev, A.Salvador, and H.Morkoc, Mater.Sc1.Eng., B 44 , 423 (1997).)D Sadahiro Kato 等人通過對 GaN溝道層下方的頂層GaN氮化鎵層引入C自動摻雜技術(shù)從而獲得了高耐壓的HFET器件[S.Katoet al./ Journal of Crystal Growth 298 (2007) 831 - 834]。目前的報道中，都是通過對GaN溝道層下方的GaN緩沖層引入C雜質(zhì)從而降低材料和器件的漏電流水平/提高材料和器件的耐壓能力。Josephine Selvaraj等人研宄了不同生長條件對溝道層下方頂層GaN中引入C雜質(zhì)后，對材料漏電流和擊穿電壓都有明顯改善[J.Selvaraj/Japanese Journalof Applied Physics 48(2009) 121002]，但是，對頂層GaN的C摻雜會極大的降低GaN晶體質(zhì)量，增大表面粗糙度，從而降低異質(zhì)結(jié)溝道迀移率和二維電子氣載流子濃度，從而極大的劣化器件性能。

【發(fā)明內(nèi)容】

[0006]本發(fā)明為克服上述現(xiàn)有技術(shù)所述的至少一種缺陷，提供一種高耐壓氮化物半導(dǎo)體外延結(jié)構(gòu)及其生長方法。
[0007]所述高耐壓氮化物半導(dǎo)體外延結(jié)構(gòu)為含有復(fù)合氮化物外延緩沖層的結(jié)構(gòu)，由于該復(fù)合氮化物外延緩沖層的存在，對上層異質(zhì)結(jié)二維電子氣溝道性能影響甚微的前提下，改善硅襯底上氮化物半導(dǎo)體外延層中的應(yīng)力狀態(tài)，降低外延片翹曲。同時，極大的降低硅襯底上氮化物半導(dǎo)體外延層的漏電流特性，提高硅襯底上氮化物半導(dǎo)體外延層的單位厚度耐壓能力，從而可以降低外延生長時間，降低生產(chǎn)成本。
[0008]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是:
一種高耐壓氮化物半導(dǎo)體外延結(jié)構(gòu)，由下至上依次包括襯底、成核層、雜質(zhì)過濾層，復(fù)合氮化