集成電路封裝的應力屏蔽的制作方法
【技術領域】
[0001]本領域一般涉及到集成電路封裝，并且更具體地，涉及具有機械應力屏蔽的集成電路封裝。
【背景技術】
[0002]集成電路典型地通過組裝集成電路芯片到封裝基板并使用模制材料封裝所述集成電路芯片而耦接至較大的電子系統(tǒng)。集成電路芯片中的一些電子電路可以敏感于壓力、溫度、濕度和/或可以對電子電路的性能產(chǎn)生不利影響的其他因素。包裝已開發(fā)以保護集成電路芯片和便于連接到更大的系統(tǒng)。然而，在某些情況下，該包裝可不利地影響敏感電子電路的性能。例如，在各種裝置中，施加在集成電路芯片上的模制材料可在一定條件下修改或損壞底層的敏感電路，其可降低較大電子系統(tǒng)或設備的性能。因此，仍然存在對于改進封裝配置的持續(xù)需求，該配置保護在集成電路中的敏感電子電路，避免封裝中的其它組件。

【發(fā)明內(nèi)容】

[0003]在一個實施例中，公開一種集成電路封裝。集成電路封裝可以包括封裝基板。集成電路芯片可被安裝到封裝基板上。該集成電路芯片可包括耦合到所述封裝基板的底面和與底面相對頂面。建模材料可以應用于集成電路芯片。屏蔽板可以由粘合劑粘附到在建模材料和集成電路芯片之間的集成電路芯片的頂面。
[0004]在另一個實施例中，公開了一種封裝集成電路的方法。該方法可以包括:粘附屏蔽板到集成電路芯片的頂表面。該方法還可以包括將建模材料應用于屏蔽板和集成電路芯片。
[0005]在一些布置中，所述屏蔽板可覆蓋少于全部的頂表面，并可以使得鍵合焊盤暴露。
[0006]在另一實施例中，公開一種集成電路封裝。集成電路封裝可以包括:封裝安裝到所述封裝基板的基板和集成電路芯片。該集成電路芯片可具有頂表面和底表面。該集成電路芯片可包括鄰近頂表面的應力敏感電路和至少部分地圍繞所述應力敏感電路的一個或多個溝槽。建模材料可以應用于集成電路芯片。集成電路封裝可包括:用于屏蔽所述應力敏感電路和由建模材料誘導的應力。應力可包括垂直于該集成電路芯片的頂表面的組件。
[0007]在一些配置中，一個或多個溝槽可通過集成電路芯片的底表面形成。此外，在一些實施例中，該集成電路芯片的頂表面可面向封裝基板，以及屏蔽裝置可包括封裝基板。在一些實施例中，屏蔽裝置可以包括附著于集成電路芯片上的應力敏感電路的屏蔽板。
[0008]為了概括本發(fā)明以及對現(xiàn)有技術取得的優(yōu)點，本發(fā)明的某些目的和優(yōu)點已如上所述。當然，可以理解，未必所有這些目的或優(yōu)點按照本發(fā)明的任何特定實施例來實現(xiàn)。因此，例如，本領域技術人員將認識到，本發(fā)明可以實現(xiàn)或優(yōu)化本文教導或所建議的一個優(yōu)點或一組優(yōu)點的方式體現(xiàn)或執(zhí)行，而不一定實現(xiàn)本文所教導或建議的其它目的或優(yōu)點。
[0009]這些實施例的意圖是在此公開的本發(fā)明的范圍內(nèi)。對本領域技術人員從已參考附圖的優(yōu)選實施例的以下詳細描述，這些和其它實施例將變得容易明白，本發(fā)明不局限于所公開的任何特定實施例。
【附圖說明】
[0010]從優(yōu)選實施例的以下描述和所附附圖，這些方面和其他將是顯而易見的，附圖是為了說明而不是限制本發(fā)明，其中:
[0011]圖1是集成電路封裝的一部分的示意性側(cè)剖視圖，其中，建模材料誘導對集成電路芯片的變力。
[0012]圖2是根據(jù)一些實施例，各種集成電路中使用的示例敏感電子電路模具的示意性電路圖。
[0013]圖3A是根據(jù)一個實施例，集成電路封裝件的示意性側(cè)剖視圖。
[0014]圖3B是圖3A的集成電路封裝的放大側(cè)剖視圖。
[0015]圖3C是圖3A的集成電路封裝的俯視圖。
[0016]圖4是根據(jù)另一實施例的集成電路封裝的放大的側(cè)剖視圖。
[0017]圖5A是根據(jù)一個實施例，集成電路芯片的頂視平面圖和通過芯片部分切割的鋸線。
[0018]圖5B是沿圖5A中所示的鋸線部分地鋸和附著屏蔽板之后的圖5A中的集成電路芯片的放大側(cè)剖視圖。
[0019]圖5C是根據(jù)另一實施例，具有其中部分圍繞芯片的敏感部分形成的激光切割溝槽的集成電路芯片的三維透視圖。
[0020]圖是根據(jù)又一實施例，安裝到封裝基板上的集成電路芯片的示意側(cè)剖視圖。
[0021]圖6是根據(jù)一個實施例，說明封裝集成電路的方法的流程圖。
【具體實施方式】
[0022]本文所公開的各種實施例涉及到具有屏蔽板的集成電路(IC)封裝，該屏蔽板適于屏蔽集成電路芯片的敏感部分與從由封裝的其它部件向IC管芯所賦予的應力。在各種實施例中，IC芯片安裝到封裝基板上，例如引線框架、印刷電路板(PCB)等。集成電路芯片可以被引線鍵合或以其他方式電連接至封裝基板。為了在使用中保護IC芯片，該IC芯片可以使用建模材料進行封裝。該建模材料可以包含大量的填料顆粒，例如二氧化硅顆粒。如本文中所說明地，模制材料可向IC芯片賦予在空間上以實質(zhì)隨機形式變化的應力。變化的應力可修改一些敏感電子電路的電氣性能。例如，在IC芯片中的某些敏感精密部件(諸如，帶隙基準電路)可輸出絕對電壓。施加在這些敏感精密部件的應力可以導致輸出電壓的不可接受的變化，降低IC芯片的整體性能。
[0023]在本文公開的各種實施例中，屏蔽板在IC芯片的敏感部分上粘接到IC芯片，例如，在各種敏感電子電路上。屏蔽板可使用粘合劑被耦合到IC芯片，以及模制材料可施加到屏蔽板與IC芯片，使得所述屏蔽板被設置在IC芯片和模制材料之間。在一些實施例中，所述屏蔽板可調(diào)整尺寸和形狀，以覆蓋IC芯片的敏感部分，例如，使得所述屏蔽板覆蓋敏感電子電路或電路的敏感組件。因此，對于其中IC芯片線焊到下面的基板的實施例，所述屏蔽板可被安裝到IC芯片，使得所述屏蔽板覆蓋少于IC芯片的所有頂面，以及使得鍵合焊盤暴露。在其它實施例中，IC芯片可以被安裝到基板，并且通過硅通孔(TSV)可用于電氣連接鍵合焊盤到下面的基板。在這種實施例中，所述屏蔽板可覆蓋IC芯片的頂表面的大部分區(qū)域，例如，實質(zhì)上IC芯片的整個頂表面。
[0024]在一些實施例中，所述屏蔽板可包括吸收否則將被發(fā)送到IC管芯的敏感部分的應力的硅帽或板。因此，所公開的屏蔽板可以屏蔽或阻擋應力，和所得到的限制傳播到IC芯片的敏感部分，保持敏感電路的性能。在檢測封裝，和/或由最終用戶操作過程中，除了屏蔽集成電路芯片的敏感部分與由模制材料施加的應力，屏蔽板也能有屏蔽敏感部分或電路和在組裝封裝到更大電子系統(tǒng)的過程中施加的壓力。本文所公開的屏蔽板可包括單片板(例如，單一的主體)；然而，在其他實施例中，屏蔽板可包括層壓材料或疊層板。此外，盡管在此所示的實施例示出每個IC芯片一個屏蔽板，但是應當理解，每IC芯片可使用任何合適數(shù)目的屏蔽板。
[0025]此外，本文所公開的實施例可以例如通過在僅僅IC芯片的敏感部分上附著板或帽，而不在芯片的整個頂面而以較低的成本來實現(xiàn)。通過附著屏蔽板到IC芯片的僅僅部分，相對于其中材料或?qū)颖煌坎蓟虺练e在IC芯片的整個頂表面的實施方式，封裝裝配可以節(jié)省資金和材料。另外，由于屏蔽板是相對硬的和/或僵硬的，屏蔽板可在內(nèi)部吸收和/或分發(fā)所施加的應力，并防止局部應力傳播到IC芯片的敏感部分。如果賦予的應力的成分沒有傳播到IC芯片，則所傳播的應力可以在管芯的至少敏感電路均勻地施加和/或相對于不具有屏蔽板的實施方式減小，這在一些布置中對于電氣性能是可以接受的。
[0026]此外，本文所公開的屏蔽板可有利地屏蔽IC芯片與隨時間賦予的應力。在封裝的壽命中，水分含量可產(chǎn)生顯著差異。例如，當封裝被組裝并集成到較大的電子系統(tǒng)時，以及當封裝被較大電子系統(tǒng)的最終用戶使用時，模制材料中的水分含量可以改變。屏蔽板可以屏蔽IC芯片與在封裝的壽命引起的應力，包括通過在封裝的壽命中改變模制材料的水分含量而引起的應力。此外，封裝被暴露的水分量可以根據(jù)應用和使用環(huán)境有所不同，使得其難以校準電路以補償應力。
[0027]相反于本文所公開的屏蔽板，應力在利用僅僅較軟的材料(諸如，像光致抗蝕劑或聚酰亞胺的軟質(zhì)聚合物)的實施方式中和/或在整個IC芯片應用或沉積材料層的實施方式中不能充分地吸收或阻擋。例如，在IC芯片上應用具有相對低的彈性模量的材料的配置中，相對的高厚度的材料也被需要以提供足夠的屏蔽。因此，放置粘附板到IC芯片比沉積層可以更容易地制造，因為難以沉積具有足夠高的厚度和/或模量以充分吸收應力的層。此外，相對于較軟的材料，硅屏蔽板可用于加強或加固整體封裝。
[0028]在其它實施方式中，可期望在IC芯片的頂表面的較大部分附著屏蔽板。例如，在一些實施方式中，所述屏蔽板可覆蓋IC芯片的大多數(shù)頂表面，