半導(dǎo)體裝置的制造方法
【專利說明】
[0001] 本申請是申請?zhí)枮?01080016444. 4、申請日為2010年4月5日、發(fā)明名稱為"半 導(dǎo)體裝置及半導(dǎo)體裝置的制造方法"的分案申請。
技術(shù)領(lǐng)域
[0002] 本發(fā)明涉及使用了 Sic的半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0003] 近年，作為用于實(shí)現(xiàn)高耐壓、低通態(tài)電阻的下一代的功率設(shè)備材料，一直所研討的 是使用SiC (硅碳化物：碳化硅）的使用。
[0004] 另外，作為用于功率設(shè)備的微細(xì)化及降低通態(tài)電阻的結(jié)構(gòu)，公知的是溝道柵結(jié)構(gòu)。 例如，在功率MOSFET中，主流是采用溝道柵結(jié)構(gòu)的功率MOSFET。
[0005] 圖12是現(xiàn)有的具有溝道柵型VDMOSFET的SiC半導(dǎo)體裝置的示意剖面圖。
[0006] 半導(dǎo)體裝置101具有構(gòu)成半導(dǎo)體裝置101的基體的N+型的SiC基板102。在SiC 基板102的Si面（硅面）上層疊有由與SiC基板102相比低濃度地?fù)诫s了 N型雜質(zhì)的 SiC(硅碳化物：碳化硅）構(gòu)成的f型的外延層103。外延層103的基層部構(gòu)成維持了外延 成長后的狀態(tài)的f型的漏區(qū)域104。另外，在外延層103的漏區(qū)域104上，P型的主體區(qū)域 105與漏區(qū)域104相接而形成。
[0007] 在外延層103上從其表面117 (Si面）下挖而形成柵溝道106。柵溝道106在層厚 方向上貫通主體區(qū)域105,其最深部（底面116)到達(dá)漏區(qū)域104。
[0008] 在柵溝道106內(nèi)，通過使柵溝道106的側(cè)面114及底面116熱氧化，由Si02構(gòu)成 的柵絕緣膜107形成于柵溝道106的內(nèi)面整個(gè)區(qū)域。
[0009] 而且，通過利用高濃度地?fù)诫s了 N型雜質(zhì)的多晶硅完全填埋柵絕緣膜107的內(nèi)側(cè)， 而在柵溝道106內(nèi)埋設(shè)柵電極108。
[0010] 在外延層103的表層部，在相對于柵溝道106與柵寬度正交的方向（圖12的左右 方向）的兩側(cè)形成有N+型的源區(qū)域109。源區(qū)域109沿著柵溝道106在沿著柵寬度的方向 上延伸，其底部與主體區(qū)域105相接。
[0011] 另外，在外延層103形成有從其表面117貫通與柵寬度正交的方向上的源區(qū)域109 的中央部且與主體區(qū)域105連接的P+型的主體接觸區(qū)域110。
[0012] 在外延層103上層疊有由Si02構(gòu)成的層間絕緣膜111。在層間絕緣膜111上形成 有源配線112。源配線112接地。而且，源配線112經(jīng)由在層間絕緣膜111上形成的接觸孔 113而與源區(qū)域109及主體接觸區(qū)域110電連接。
[0013] 在SiC基板102的背面（碳面：C面）形成有漏配線115。
[0014] 以在源配線112和漏配線115之間（源-漏間）產(chǎn)生了規(guī)定的電位差的狀態(tài)，對 柵電極108施加規(guī)定的電壓（柵閾值電壓以上的電壓），由此利用來自柵電極108的電場在 主體區(qū)域105的與柵絕緣膜107之間的界面附近形成溝道。由此，在源配線112和漏配線 115之間流動(dòng)電流，VDMOSFET成為導(dǎo)通狀態(tài)。
[0015] 現(xiàn)有技術(shù)文獻(xiàn)
[0016] 專利文獻(xiàn)1 :特開2008-294210號公報(bào)
[0017] SiC的各結(jié)晶面的氧化率在Si面最小。因此，柵溝道106的內(nèi)面的氧化以與外延 層103的表面117平行的底面116 (Si面）的氧化率及側(cè)面114的氧化率滿足關(guān)系式：底 面116的氧化率/側(cè)面114的氧化率< 1的條件進(jìn)行。其結(jié)果是，在柵絕緣膜107中，底面 116上的部分的厚度小于側(cè)面114上的部分的厚度。
[0018] 另一方面，在半導(dǎo)體裝置101中，當(dāng)VDMOSFET關(guān)斷時(shí)，在柵電極108和漏配線115 之間（柵-漏間）產(chǎn)生高電位差，從而電場集中于柵溝道106的底面116。如上所述在底面 116上的部分的厚度小的柵絕緣膜107中，容易引起電場集中所導(dǎo)致的絕緣破壞。
[0019] 對于這種不良情況，所研宄的對策是通過延長柵絕緣膜107形成時(shí)的氧化時(shí)間來 增大底面116上的部分的厚度。但是，由于側(cè)面114的氧化與底面116的氧化并行進(jìn)行，因 此上述氧化率的差導(dǎo)致側(cè)面114上的部分的厚度變得非常大。

【發(fā)明內(nèi)容】

[0020] 本發(fā)明的目的在于提供一種能夠抑制柵絕緣膜中的柵溝道側(cè)面上的部分的厚度 的增大且同時(shí)抑制柵溝道底面上的部分的絕緣破壞的半導(dǎo)體裝置及其制造方法。
[0021] 為了實(shí)現(xiàn)所述的目，本發(fā)明提供一種半導(dǎo)體裝置，包括：第一導(dǎo)電型的半導(dǎo)體層， 其由SiC構(gòu)成；第二導(dǎo)電型的主體區(qū)域，其形成于所述半導(dǎo)體層的表層部；柵溝道，其通過 從所述半導(dǎo)體層的表面下挖而形成，且底面形成于所述半導(dǎo)體層的所述主體區(qū)域的下方的 部分；第一導(dǎo)電型的源區(qū)域，其在所述主體區(qū)域的表層部與所述柵溝道的側(cè)面相鄰而形成； 柵絕緣膜，其形成于所述柵溝道的所述底面及所述側(cè)面上，且所述底面上的部分的厚度大 于所述側(cè)面上的部分的厚度；柵電極，其經(jīng)由所述柵絕緣膜埋設(shè)于所述柵溝道；注入層，其 通過第二導(dǎo)電型雜質(zhì)的注入而形成于所述半導(dǎo)體層的從所述柵溝道的底面至所述半導(dǎo)體 層的厚度方向中途部的部分。
[0022] 根據(jù)該構(gòu)成，在由SiC構(gòu)成的第一導(dǎo)電型的半導(dǎo)體層的表層部形成有第二導(dǎo)電型 的主體區(qū)域。另外，在半導(dǎo)體層形成有通過從其表面下挖而形成、且底面形成于半導(dǎo)體層的 主體區(qū)域的下方的部分的柵溝道。在主體區(qū)域的表層部與柵溝道的側(cè)面相鄰而形成有第一 導(dǎo)電型的源區(qū)域。另外，在柵溝道的底面及側(cè)面上形成有柵絕緣膜。在柵溝道經(jīng)由柵絕緣 膜而埋設(shè)有柵電極。另外，在半導(dǎo)體層的從柵溝道的底面至其厚度方向中途部的部分利用 第二導(dǎo)電型雜質(zhì)的注入而形成有注入層。
[0023] 由此，在該半導(dǎo)體裝置中形成有具有如下MOS(Metal Oxide Semiconductor)結(jié)構(gòu) 的溝道柵型MOSFET :柵電極（Metal)經(jīng)由柵絕緣膜的柵溝道的側(cè)面上的部分（Oxide)與主 體區(qū)域（Semiconductor)對置。在該M0SFET中，主體區(qū)域的與柵絕緣膜之間的界面附近的 部分是利用來自柵電極的電場形成溝道的溝道部分。
[0024] 在該半導(dǎo)體裝置中，柵絕緣膜的底面上的部分的厚度大于側(cè)面上的部分的厚度。 因此，通過適當(dāng)設(shè)計(jì)柵絕緣膜的底面上的部分的厚度，能夠抑制側(cè)面上的部分的厚度的增 大且同時(shí)抑制底面上的部分的絕緣破壞。
[0025] 而且，所述半導(dǎo)體裝置例如能夠利用本發(fā)明的半導(dǎo)體裝置的制造方法來制作。也 就是說，能夠利用包括如下工序的半導(dǎo)體裝置的制造方法來制作：在由SiC構(gòu)成的第一導(dǎo) 電型的半導(dǎo)體層的表層部通過從所述半導(dǎo)體層的表面注入第二導(dǎo)電型雜質(zhì)而形成第二導(dǎo) 電型區(qū)域的工序；在所述第二導(dǎo)電型區(qū)域的表層部通過從所述第二導(dǎo)電型區(qū)域的表面注入 第一導(dǎo)電型雜質(zhì)而形成第一導(dǎo)電型區(qū)域的工序；利用熱處理使所述第二導(dǎo)電型區(qū)域及所 述第一導(dǎo)電型區(qū)域活性化，從而形成主體區(qū)域及源區(qū)域的工序；在所述半導(dǎo)體層形成從其 表面下挖而成的柵溝道的工序；由掩模將所述柵溝道的側(cè)面覆蓋的工序；在形成所述掩模 后，從所述柵溝道的底面向所述半導(dǎo)體層注入第二導(dǎo)電型雜質(zhì)，由此在從所述柵溝道的底 面至所述半導(dǎo)體層的厚度方向中途部的部分形成注入層的工序；在形成所述注入層后，除 去所述掩模，并使所述柵溝道的底面及側(cè)面氧化，由此在所述底面及所述側(cè)面上形成柵絕 緣膜的工序；在所述柵絕緣膜上以完全填埋所述柵溝道的方式形成柵電極的工序。
[0026] 根據(jù)該方法，在半導(dǎo)體層通過注入第二導(dǎo)電型雜質(zhì)來形成第二導(dǎo)電型區(qū)域。另外， 在半導(dǎo)體層通過注入第一導(dǎo)電型雜質(zhì)來形成第一導(dǎo)電型區(qū)域。所述第二導(dǎo)電型雜質(zhì)區(qū)域及 第一導(dǎo)電型雜質(zhì)區(qū)域通過熱處理而活性化，第二導(dǎo)電型雜質(zhì)區(qū)域成為主體區(qū)域，第一導(dǎo)電 型雜質(zhì)區(qū)域成為源區(qū)域。
[0027] 另一方面，在半導(dǎo)體層以從其表面下挖的方式形成柵溝道。柵溝道的側(cè)面由掩模 覆蓋，在側(cè)面被覆蓋的狀態(tài)下從柵溝道的底面向半導(dǎo)體層注入第二導(dǎo)電型雜質(zhì)。由此，在半 導(dǎo)體層形成注入層。在形成注入層后，除去掩模，對柵溝道的底面及側(cè)面進(jìn)行氧化，由此形 成柵絕緣膜。柵電極以完全填埋柵溝道的方式形成于柵絕緣膜上。
[0028] 由于在柵溝道的底面及側(cè)面的氧化之前形成注入層，因此注入層形成后的柵溝道 的底面及側(cè)面的氧化以柵溝道的底面的氧化率及側(cè)面的氧化率滿足關(guān)系式：底面的氧化率 /側(cè)面的氧化率> 1的條件進(jìn)行。其結(jié)果是，能夠形成底面上的部分的厚度大于側(cè)面上的部 分的厚度的柵絕緣膜。
[0029] 另外，由于在形成注入層時(shí)，柵溝道的側(cè)面被掩模覆蓋，因此能夠抑制第二導(dǎo)電型 雜質(zhì)從柵溝道的側(cè)面向半導(dǎo)體層注入。
[0030] 另外，優(yōu)選，所述注入層是由所述第二導(dǎo)電型雜質(zhì)的活性化賦予了導(dǎo)電性的活性 層。由此，由于能夠增大在注入層和半導(dǎo)體層之間形成的能量皇，因此能夠使電流更難以在 注入層中流動(dòng)。
[0031] 另外，所述注入層可以是注入后的所述第二導(dǎo)電型雜質(zhì)的非活性狀態(tài)被維持的絕 緣層。
[0032] 另外，優(yōu)選，在所述柵溝道的所述側(cè)面上的所述柵絕緣膜中，與所述源區(qū)域相鄰的 部分的厚度是其剩余的部分的厚度T2以上。
[0033] 作為表示溝道柵型MOSFET的開關(guān)性能的指標(biāo)，例如使用MOSFET的通態(tài)電阻Ron 和柵電荷量Q之積Ron?Q。由于Ron?Q越小，開關(guān)性能越優(yōu)越，因此優(yōu)選柵電荷量盡可能 小。還有，所謂柵電荷量是指在寄生形成于柵中的電容（例如，由柵絕緣膜的柵電極及源區(qū) 域夾著的部分（柵電極和源區(qū)域之間的部分）的電容等）中蓄積的電荷量。
[0034] 若1\是T2以上，則能夠增大柵電極和源區(qū)域的距離，因此能夠降低柵絕緣膜的柵 電極和源區(qū)域之間的部分的電容。其結(jié)果是，由于能夠降低在柵的寄生電容中蓄積的柵電 荷量，因此能夠提高M(jìn)OSFET的開關(guān)性能。
[0035] 而且，與所述源區(qū)域相鄰的部分的厚度相對于所述柵絕緣膜的所述剩余的部分 的厚度T2之比（T/T2)例如可以是1?3。另外，所述柵絕緣膜的與所述源區(qū)域相鄰的部分 可以相對于所述柵溝道的所述側(cè)面向所述柵溝道的內(nèi)側(cè)及外側(cè)的兩方突出。
[0036]另外，所述柵溝道的所述底面上的所述柵絕緣膜的厚度13相對于所述柵絕緣膜的 所述剩余的部分的厚度T2之比（T3/T2)例如可以是1?2。
[0037]另外，優(yōu)選，所述半導(dǎo)體層的表面是Si面。此時(shí)，能夠使柵溝道的底面為Si面。 而且，由于在SiC半導(dǎo)體結(jié)晶中，Si面的氧化率快于C面的氧化率，因此若柵溝道的底面是 Si面，則能夠進(jìn)一步提高柵溝道的底面的氧化率。因此，當(dāng)在柵溝道的底面形成了所希望的 厚度的柵絕緣膜的時(shí)刻，能夠防止柵溝道的側(cè)面上的柵絕緣膜的厚度超過必要量。另一方 面，若柵溝道的底面是C面，則當(dāng)在柵溝道的底面形成了所希望的厚度的柵絕緣膜的時(shí)刻， 有時(shí)柵溝道的側(cè)面上的柵絕緣膜的厚度會超過必要量。其結(jié)果是，即使對柵電極施加?xùn)砰?值電壓，也由于柵絕緣膜過厚而無法形成溝道。
[0038]另外，所述柵溝道的所述底面可以形成于所述柵溝道的相互對置的所述側(cè)面的對 置方向上的兩端部，包括從該側(cè)面的各下端相對于所述半導(dǎo)體層的所述表面傾斜的傾斜部 和連接設(shè)置該傾斜部的下端彼此且相對于所述半導(dǎo)體層的所述表面平行的平行部。由此， 在半導(dǎo)體裝置的關(guān)斷時(shí)，能夠抑制電場向柵溝道的底面的兩端部集中。在柵溝道的底面具 有平行部時(shí)，優(yōu)選，注入層與平行部的整個(gè)區(qū)域相接而形成。由此，能夠?qū)沤^緣膜的平行 部上的部分整體地加厚。
[0039]另外，所述柵溝道的所述底面可以在所述柵溝道的相互對置的所述側(cè)面的對置方 向上的兩端部形成為具有朝向所述半導(dǎo)體層側(cè)彎曲的彎曲面的剖視圓弧狀。此時(shí)，與柵溝 道的底面在兩端部具有傾斜部的情況相同，在半導(dǎo)體裝置的關(guān)斷時(shí)，能夠抑制電場向柵溝 道的底面的兩端部集中。
[004