堆垛柵介質(zhì)層的SiC MOS電容及制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種SiC MOS電容及其制造方法，尤其涉及一種Al203/La203/Si02堆垛柵介質(zhì)層的SiC MOS電容及其制造方法。
【背景技術(shù)】
[0002]隨著微電子技術(shù)和電力電子技術(shù)的不斷發(fā)展，實際應(yīng)用對器件在高溫、高功率、高頻等條件下工作的性能要求越來越高，Si代表的第一代半導(dǎo)體材料和以GaAs為代表的第二代半導(dǎo)體材料在這些方面的應(yīng)用已出現(xiàn)瓶頸。碳化硅(SiC)材料，作為第三代寬禁帶半導(dǎo)體材料的典型代表之一，其禁帶寬度大、臨界擊穿電場高，且具有高熱導(dǎo)率、高電子飽和速率及高的抗輻照等性能，成為制造高溫、高功率、高頻、及抗輻照器件的主要半導(dǎo)體材料之一，因此目前對于SiC材料、器件和工藝等方面的研宄成為微電子技術(shù)領(lǐng)域的熱點之一。
[0003]SiC材料可以通過熱氧化的方法在SiC襯底上直接生長高質(zhì)量的3丨02介質(zhì)層，因此，Si02/SiC MOS器件成為目前SiC器件研宄及應(yīng)用的主要方向，比如SiC MOSFET, IGBT等。但是，Si02/SiC MOS器件目前存在以下缺點:首先，與Si材料相比SiC表面通過干氧氧化形成3102的速度相當?shù)穆?，增加了工藝成本，同時S12的厚度不能生長得太厚。其次，SiC熱氧化后留下的大量C簇會增加氧化層及界面陷阱，使得Si02/SiC的界面陷阱密度通常比Si02/Si的界面陷阱密度高1-2個數(shù)量級，高的界面陷阱密度會大大降低載流子的迀移率，導(dǎo)致導(dǎo)通電阻增大，功率損耗增加。目前，業(yè)界科研學(xué)者通過采用SiC表面氮化預(yù)處理，氮氧化物氧化，N源或H源退火處理等工藝和方法，Si02/SiC的界面質(zhì)量及整體特性有了一定的提升，不過與Si02/Si界面質(zhì)量相比任有不小的差距。
[0004]另外，對于Si02/SiC MOS 器件，根據(jù)高斯定理(kSiCESiC= k MideEMide)，當 SiC(k=9.6-10)達到其臨界擊穿電場(_3MV/cm)時，S12 (k = 3.9)介質(zhì)層中的電場將達到
7.4-7.7MV/cm，如此高的電場將嚴重降低氧化層的可靠性。因此，采用高k材料代替5102作為柵介質(zhì)層，研宄高K材料在SiC MOS器件的應(yīng)用和研宄尤為重要。目前Al203、Hf02、AlN和ZrO2等高K材料在SiCMOS有了一定的研宄，不過高k介質(zhì)直接取代S1 2使得介質(zhì)與SiC襯底的界面態(tài)密度較大，氧化層陷阱密度和漏電流也較大。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于針對上述已有技術(shù)的不足，提供了一種Al203/La203/Si02堆垛柵介質(zhì)層的SiC MOS電容及其制造方法，以降低界面態(tài)密度和邊界陷阱密度，增加MOS溝道迀移率，減小柵漏電流，并進一步提高介質(zhì)層的耐壓能力，提高SiC MOS電容的質(zhì)量和增強其可靠性。
[0006]為了實現(xiàn)上述目的，本發(fā)明提供了一種么1203/1^203/5102堆垛柵介質(zhì)層的SiC MOS電容，所述堆垛介質(zhì)層的SiC MOS電容包括:SiC襯底、SiC外延層、堆垛柵介質(zhì)層和正負電極；
[0007]所述SiC襯底上設(shè)有SiC外延層；
[0008]所述堆垛柵介質(zhì)層包括下層S12S渡層、La 203層和Al 203覆蓋層；所述SiC外延層上設(shè)有下層S12S渡層，所述下層S1 2過渡層上設(shè)有所述La 203層，所述La 層上設(shè)有Al2O3覆蓋層；
[0009]所述正負電極分別與Al2O3覆蓋層的表面和SiC襯底的背面連接；
[0010]所述SiC襯底為重摻雜的SiC襯底層，所述SiC外延層為輕摻雜的SiC外延層。[0011 ] 進一步的，所述SiC外延層厚度為5-100 μ m，摻雜濃度為I X 1015-5 X 1016cm_3。
[0012]進一步的，所述下層S12S渡層的厚度為l_30nm。
[0013]進一步的，所述La2O3層的厚度為5nm-100nm。
[0014]進一步的，所述Al2O3覆蓋層的厚度為l-30nmo
[0015]為了實現(xiàn)上述目的，本發(fā)明提供了一種么1203/1^203/5102堆垛柵介質(zhì)層的SiC MOS電容的制造方法，其特征在于，所述方法包括:
[0016]步驟1，在SiC襯底上生長厚度為5-100 μ m輕摻雜的SiC外延層，摻雜濃度為lX1015-5X1016cnT3
[0017]步驟2，將SiC襯底的上SiC外延層進行清洗處理，接著在溫度為1175±5°C的條件下，10% N20:90%隊的混合氣體中生長厚度為lnm-30nm的下層氮化S12過渡層；
[0018]步驟3，將所生長的S12S渡層在Ar氣環(huán)境中快速退火處理和在Ar氣環(huán)境中冷卻處理；
[0019]步驟4，利用原子層淀積(ALD)的方法，在退火和冷卻處理后的下層S12S渡層上淀積一層厚度為5nm-100nm的La2O3層；
[0020]步驟5，利用原子層淀積的方法，在La2O3層上淀積一層厚度為l_30nm的Al 203覆蓋層；
[0021]步驟6，利用磁控濺射的方法在Al2O3覆蓋層表面濺射金屬Ni作為正電極，在所述SiC襯底的背面濺射金屬Ni作為負電極，然后在N2氣環(huán)境中快速退火處理。
[0022]進一步的，所述步驟3中在Ar氣環(huán)境中快速退火，具體為，退火溫度為1000±5°C，退火時間為5min，在Ar氣環(huán)境中退火。
[0023]進一步的，所述步驟3中在Ar氣環(huán)境中冷卻，具體為，按照5°C /min的速率在Ar氣環(huán)境中冷卻。
[0024]進一步的，所述步驟4中淀積一層厚度為5nm-100nm的La2O3層，具體為淀積溫度為200°C _400°C，淀積時間為20min-6h，淀積一層厚度為5nm_100nm的La2O3層。
[0025]進一步的，所述步驟5中淀積一層厚度為l_30nm的Al2O3覆蓋層，具體為淀積溫度為200°C _400°C，淀積時間為5min-2h，淀積一層厚度為l_30nm的Al2O3覆蓋層。
[0026]本發(fā)明具有如下優(yōu)點:
[0027]1、本發(fā)明采用的柵介質(zhì)材料La2O3，其介電常數(shù)高(k_27)，熱穩(wěn)定性好，結(jié)晶溫度高達1100°C左右，因而增加了柵介質(zhì)的臨界擊穿電場，提升了電容的擊穿特性，提高了器件可靠性。
[0028]2、本發(fā)明采用的下層S12S渡層增加了柵介質(zhì)與SiC襯底的勢皇高度，能大大降低SiC襯底中的電子經(jīng)柵介質(zhì)隧穿至柵電極的幾率，從而減小柵漏電流，提升了可靠性。同時，采用氮化工藝生長的該S12S渡層，降低了柵介質(zhì)與SiC的界面態(tài)密度和邊界陷阱密度，增加了溝道迀移率，提高了器件性能。
[0029]3、本發(fā)明采用的Al2O3覆蓋層降低了 High k柵介質(zhì)中的陷阱電子隧穿至柵電極的幾率，并且，該Al2O3覆蓋層也降低了柵電極中電子隧穿至SiC襯底中的幾率。同時，Al2O3覆蓋層能避免La2O3因為吸濕和暴露在空氣中分別形成低介電常數(shù)的碳氫化合物和碳酸鹽，從而減小柵漏電流，提高了 MOS電容的質(zhì)量和可靠性。
【附圖說明】
[0030]圖1是本發(fā)明八1203/1^203/5102堆垛柵介質(zhì)層的SiC MOS電容的結(jié)構(gòu)示意圖；
[0031]圖2是本發(fā)明么1203/1^203/5丨02堆垛柵介質(zhì)層的SiC MOS電容的制造流程圖。
[0032]圖3是本發(fā)明么1203/1^203/5102堆垛柵介質(zhì)層的SiC MOS電容的制造方法的流程圖。
【具體實施方式】
[0033]下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進一步的詳細描述。
[0034]圖1為本發(fā)明Al203/La203/Si0^垛柵介質(zhì)層的SiC MOS電容的示意圖，如圖所示，本發(fā)明包括:SiC襯底1、SiC外延層10、堆垛柵介質(zhì)層2和正負電極3。
[0035]SiC襯底I上設(shè)有SiC外延層10 ；
[0036]堆垛柵介質(zhì)層2包括下層S12過渡層21、La 203層22和Al 203覆蓋層23 ；SiC外延層10上設(shè)有下層S12過渡層21，下層S12過渡層21上設(shè)有La2O3層22，La2Ojl 22上設(shè)有Al2O3覆蓋層23 ;
[0037]正電極31、負電極32分別與Al2O3覆蓋層23的表面和SiC襯底I的背面連接。
[0038]具體的，SiC襯底層為重摻雜SiC襯底層，SiC外延層為輕摻的SiC外延層。
[0039]具體的，3扣外延層厚度為5-10(^111，摻雜濃度為1\1015-5\1016011-3。下層S12過渡層的厚度為l_30nm，1^1^03層的厚度為5nm-100nm，Al 203覆蓋層的厚度為l_30nmo
[0040]由下層S12S渡層、La2O3層和Al 203覆蓋層組成的柵介質(zhì)層是一個堆垛柵介質(zhì)層，以降低界面態(tài)密度和邊界陷阱密度，增加MOS溝道迀移率，減小柵漏電流，并進一步提高介質(zhì)層的耐壓能力，提高MOS的質(zhì)量和可靠性。
[0041]圖3為本發(fā)明八1203/1^203/5102堆垛柵介質(zhì)層的SiC MOS電容的制造方法的流程圖，如圖所示，本發(fā)明包括如下步驟:
[0042]步驟1，在SiC襯底上生長厚度為5-100 μ m輕摻雜的SiC外延層，摻雜濃度為lX1015-5X1016cnT3
[0043]步驟2，將SiC襯底的上SiC外延層進行清洗處理，接著在溫度為1175±5°C的條件下，10% N20:90%隊的混合氣體中生長厚度為lnm-30nm的下層氮化S12過渡層；
[0044]步驟3，將所生長的下層S12S渡層在Ar氣環(huán)境中快速退火處理和在Ar氣環(huán)境中冷卻處理；
[0045]步驟4，利用原子層淀積(ALD)的方法，在退火和冷卻處理后的下層S12S渡層上淀積一層厚度為5nm-100nm的La2O3層；
[0046]步驟5，利用原子層淀積的方法，在La2O3層上淀積一層厚度為l_30nm的Al 203覆蓋層；
[0047]步驟6，利用磁控濺射的方法在Al2O3覆蓋層表面濺射金屬Ni作為正電極，在所述SiC襯底的背面濺射金屬Ni作為負電極，然后在N2氣環(huán)境中快速退火處理。
[0048]本發(fā)明八1203/1^203/5102堆垛柵介質(zhì)層的SiC MOS電容的制造方法的實施示例I包括如下步驟:
[0049]步驟101，在N型重摻雜SiC襯底上生長N型輕摻雜的SiC外延層。
[0050]將厚度為380 μ m，摻雜濃度為5 X 1018cm_3的N型SiC襯底置于SiC外延生長爐中，在溫度為1570°C條件下，生長一層厚度為8 μ m，摻雜濃度為3 X 115CnT3的N型SiC外延層。
[0051]步驟102，對所生長的N型SiC外延層進行預(yù)處理。
[0052]102.1，用去離子水對N型SiC外延層進行超聲清洗；
[0053]102.2，用濃度為80%硫酸對外延層延片進行清洗，煮1min后，浸泡30min ；
[0054]102.3，用去離子水清洗SiC外延層數(shù)遍；
[0055]102.4，用比例為5:1:1的H20、H2O2及鹽酸組成的混合液，將SiC外延片在溫度為80°C的混合液中浸泡5min，用HF (氫氟酸)溶液清洗，再用去離子水清洗數(shù)遍，最后用紅外燈烘干。
[0056]步驟103，在SiC外延層上生長氮化S12S渡層。
[0057]將預(yù)處理后的N型SiC外延片置于氧化爐中，在溫度為1175±5°C的條件下，10%N20:90%隊的混合氣體中生長厚度為6nm的下層氮化S1 2過渡層；
[0058]步驟104，對所生長的S12S渡層進行退火和冷卻處理。
[0059]104.1，將生長了 S12S渡層的SiC外延片置于Ar氣環(huán)境中退火，退火溫度為1000±5°C，退火時間為5min ；
[0060]104.2，將退火后的生長了 S12S渡層的SiC外延片置于Ar氣環(huán)境中退火，冷卻速率 5°C /min ；
[0061 ]步驟 105，淀積 La2O3層。
[0062]在退