Flash器件源極多晶硅的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種Flash器件源極多晶娃(Source Poly)的形成方法。
【背景技術(shù)】
[0002]如圖1所示，是現(xiàn)有Flash器件源極多晶硅的形成方法在CMP前的器件結(jié)構(gòu)示意圖；如圖2所示，是現(xiàn)有Flash器件源極多晶硅的形成方法在CMP后的器件結(jié)構(gòu)示意圖；現(xiàn)有Flash器件源極多晶硅的形成方法包括如下步驟:
[0003]步驟一、在半導(dǎo)體襯底如硅襯底101中形成場氧隔離結(jié)構(gòu)102，場氧隔離結(jié)構(gòu)102為淺溝槽隔離結(jié)構(gòu)或局部場氧隔離結(jié)構(gòu)。在半導(dǎo)體襯底101表面依次形成柵介質(zhì)層如柵氧化層103、多晶硅柵104和氮化硅層105的疊加結(jié)構(gòu)。
[0004]步驟二、采用光刻刻蝕工藝依次對氮化硅層105、多晶硅柵104和柵介質(zhì)層103進行刻蝕打開源區(qū)形成區(qū)域，所述源區(qū)形成區(qū)域的所述氮化硅層105、所述多晶硅柵104和所述柵介質(zhì)層103都被去除并露出所述半導(dǎo)體襯底101表面，所述源區(qū)形成區(qū)域的所述氮化娃層105的開口大于所述多晶娃柵104的開口。
[0005]步驟二中的光刻刻蝕工藝同時定義并刻蝕出由柵介質(zhì)層103、多晶硅柵104和氮化硅層105的疊加形成的柵極結(jié)構(gòu)，而源區(qū)形成區(qū)域位于兩個柵極結(jié)構(gòu)之間并被兩個相鄰的FLASH器件的單元結(jié)構(gòu)共用。
[0006]步驟三、在第一側(cè)墻106和第二側(cè)墻107形成之前，在源區(qū)形成區(qū)域底部的半導(dǎo)體襯底101中進行多次離子注入形成第一離子注入?yún)^(qū)108，第一離子注入?yún)^(qū)108的離子注入為單元離子注入(cell MP)，注入雜質(zhì)為P型的硼元素，第一離子注入?yún)^(qū)108用于調(diào)整浮柵下方溝道的閾值電壓，以保證浮柵的打開和關(guān)斷操作功能。
[0007]在第一側(cè)墻106和第二側(cè)墻107形成之前，在所述柵極結(jié)構(gòu)的所述多晶硅柵104選定區(qū)域中進行離子注入形成浮柵注入(FLGT IMP)區(qū)110。浮柵注入?yún)^(qū)110的注入雜質(zhì)P型硼元素，浮柵注入?yún)^(qū)110用于調(diào)整字線下方溝道的閾值電壓，以保證字線的打開和關(guān)斷操作功能。
[0008]在所述源區(qū)形成區(qū)域的側(cè)面形成第一側(cè)墻106和第二側(cè)墻107，所述第一側(cè)墻106位于所述多晶硅柵104側(cè)面，所述第二側(cè)墻107位于所述第一側(cè)墻106頂部的所述氮化硅層105的側(cè)面，所述第二側(cè)墻107的底部還和所述多晶硅柵104的頂角交疊。所述第二側(cè)墻107的材料一般為HTO膜，HTO膜為高溫氧化膜(Hot Temperature Oxide)。HTO膜一般采用LPCVD工藝生長，采用N2O, 51比或SiH2Cl2作為反應(yīng)氣體，生長達到800°C作用或以上。
[0009]在第一側(cè)墻106和第二側(cè)墻107形成之后，進行多次離子注入形成第二離子注入?yún)^(qū)109，第一離子注入?yún)^(qū)108的離子注入為高壓編程注入(HVII MP)，第一離子注入?yún)^(qū)108的注入雜質(zhì)采用N型的砷和磷元素；其中，砷離子注入是為了在多晶硅和襯底之間形成良好的歐姆接觸，減少接觸電阻；其中磷離子注入是為了形成一個較深的且具有一定寬度并部分擴展到浮柵之下的結(jié)，其中浮柵由所述多晶硅柵104組成，從而保證浮柵與源極多晶硅Illa之間產(chǎn)生合適的感生電壓比例；另一方面，兩道離子注入形成的結(jié)又可以具有足夠高的結(jié)擊穿電壓，保證源極多晶硅Illa高壓下的編程操作。
[0010]步驟四、進行多晶硅層111生長，所述多晶硅層111將所述源區(qū)形成區(qū)域的開口完全填充并延伸到所述源區(qū)形成區(qū)域外的所述氮化硅層105的表面。
[0011]步驟五、采用化學(xué)機械研磨(CMP)工藝對多晶硅層111進行研磨，所述氮化硅層105作為所述化學(xué)機械研磨工藝的終止層，并由研磨后填充于所述源區(qū)形成區(qū)域開口中的所述多晶硅層111組成源極多晶硅111a。
[0012]在現(xiàn)有工藝中，步驟四中的多晶硅層111的生長使用溫度較高如650°C的未摻雜多晶硅(Undoped-Poly)取代580°C的摻雜多晶硅(Doped Poly)，以期改善Flash器件的擦除性能(erase performance)。但是當多晶娃層111的生長溫度增加后，多晶娃層111的薄膜性能也會相應(yīng)的改變，這會導(dǎo)致在步驟五的CMP研磨速率的改變，經(jīng)測試可知，如650°C時形成的多晶硅的CMP研磨速率是580 0C時形成的多晶硅的CMP研磨速率的4倍，而多晶硅的摻雜與否對CMP研磨速率的影響不大。
[0013]這樣，當為了提高器件的擦除性能而提高多晶硅層111的生長速率后，步驟五中的CMP的研磨速率也會加快，而研磨速率過快，導(dǎo)致在實際工藝中，多晶硅的CMP工藝終點檢測的時間過短且不穩(wěn)定。另外，由圖2所示，采用HTO膜的所述第二側(cè)墻107會由于CMP的負載效應(yīng)而在步驟五的多晶硅CMP過程中表面被研磨較低，且研磨后的源極多晶硅Illa的上表面的凹陷(Dishing)嚴重；而由圖2所示可知，源極多晶硅Illa和多晶硅柵104之間通過第一側(cè)墻106和第二側(cè)墻107進行隔離，當?shù)诙?cè)墻107被研磨嚴重后、以及源極多晶硅Illa上表面凹陷嚴重后會容易造成器件的漏電，影響器件性能。其中，CMP的負載效應(yīng)是指CMP研磨速率和研磨的面積有關(guān)，研磨面積變大時，研磨速率會降低，而研磨面積變小時研磨速率會增加，本發(fā)明實施例中，當所述源區(qū)形成區(qū)域外的所述氮化硅層105的表面的多晶硅被去除后，研磨面積縮小到所述源區(qū)形成區(qū)域中，這時對所述源區(qū)形成區(qū)域中的多晶硅和HTO膜的研磨速率都和增加，使得HTO膜107會被研磨較低，且源極多晶硅11 Ia的上表面會凹陷嚴重。

【發(fā)明內(nèi)容】

[0014]本發(fā)明所要解決的技術(shù)問題是提供一種Flash器件源極多晶硅的形成方法，能提高器件的擦除性能同時能避免保證源極多晶硅和多晶硅柵之間的頂部側(cè)墻被過度研磨以及改善源極多晶硅的頂部表面形貌，從而防止器件漏電并提高器件性能。
[0015]為解決上述技術(shù)問題，本發(fā)明提供的Flash器件源極多晶硅的形成方法包括如下步驟:
[0016]步驟一、在半導(dǎo)體襯底表面依次形成柵介質(zhì)層、多晶娃柵和第一氮化娃層的疊加結(jié)構(gòu)，在所述第一氮化硅層表面形成第二介質(zhì)層。
[0017]步驟二、采用光刻刻蝕工藝依次對所述第二介質(zhì)層、所述第一氮化硅層、所述多晶硅柵和所述柵介質(zhì)層進行刻蝕打開源區(qū)形成區(qū)域，所述源區(qū)形成區(qū)域的所述第二介質(zhì)層、所述第一氮化硅層、所述多晶硅柵和所述柵介質(zhì)層都被去除并露出所述半導(dǎo)體襯底表面，所述源區(qū)形成區(qū)域的所述第一氮化硅層的開口大于所述多晶硅柵的開口。
[0018]步驟三、在所述源區(qū)形成區(qū)域開口的側(cè)面形成第一側(cè)墻和第二側(cè)墻，所述第一側(cè)墻位于所述多晶硅柵側(cè)面，所述第二側(cè)墻位于所述第一側(cè)墻頂部的所述第一氮化硅層的側(cè)面，所述第二側(cè)墻的底部還和所述多晶硅柵的頂角交疊。
[0019]步驟四、進行第三多晶硅層生長，所述第三多晶硅層將所述源區(qū)形成區(qū)域的開口完全填充并延伸到所述源區(qū)形成區(qū)域外的所述第二介質(zhì)層的表面；所述第三多晶硅層的生長溫度越高所述Flash器件的擦除性能越好、同時所述第三多晶硅層在后續(xù)步驟五的化學(xué)機械研磨工藝中的研磨速率也越快。
[0020]步驟五、采用化學(xué)機械研磨工藝對所述第三多晶硅層進行研磨，所述