一種ldmos晶體管結(jié)構(gòu)及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件技術(shù)領(lǐng)域，特別是涉及一種LDMOS晶體管結(jié)構(gòu)及其制備方法。
【背景技術(shù)】
[0002]LDMOS (Laterally Diffused MOSFET，橫向擴散 MOS 晶體管)是一種功率 MOS 晶體管。由于其在B⑶(Bipolar-CMOS-DMOS)工藝中能耐高壓(如24V)和大電流密度(如2A/_2)，因此LDMOS器件通常被用作開關(guān)管作為最終的輸出驅(qū)動。LDMOS器件的耐壓能力與淺摻雜區(qū)域的尺寸和位降距離成正比，設(shè)計的耐壓越高，需要的尺寸越大，因此，能夠承擔(dān)高電壓和大電流的LDMOS器件必定會占據(jù)很大塊的芯片面積。
[0003]圖1a為現(xiàn)有技術(shù)中LDMOS晶體管的結(jié)構(gòu)示意圖，圖1b為圖1a中LDMOS晶體管的俯視圖。如圖1a和圖1b所示，在傳統(tǒng)的LDMOS器件中，包括半導(dǎo)體襯底100，設(shè)置于所述半導(dǎo)體襯底100中的第一高壓阱區(qū)101、第二高壓阱區(qū)102和第三高壓阱區(qū)103，設(shè)置于所述第一高壓阱區(qū)101中的第一淺溝槽隔離區(qū)104，設(shè)置于所述第二高壓阱區(qū)102中的第二淺溝槽隔離區(qū)105，設(shè)置于所述第二高壓阱區(qū)102和所述第三高壓阱區(qū)103之間的第三淺溝槽隔離區(qū)106，設(shè)置于所述半導(dǎo)體襯底100上的柵極區(qū)107，所述柵極區(qū)107包含柵氧化層107a、側(cè)墻107b和柵極多晶硅層107c，分別設(shè)置于所述第一高壓阱區(qū)101和第三高壓阱區(qū)103中的體引出區(qū)110和源區(qū)108，設(shè)置于所述第二高壓阱區(qū)102中的漏區(qū)109，所述漏區(qū)109位于第二淺溝槽隔離區(qū)105和第三淺溝槽隔離區(qū)106之間的區(qū)域，設(shè)置于所述柵極區(qū)107、源區(qū)108、漏區(qū)109和體引出區(qū)110上的若干接觸孔111，且由圖1b可知，柵極區(qū)107上形成的接觸孔111橫向分布在其上下兩端?，F(xiàn)有技術(shù)中將接觸孔111設(shè)計于柵極區(qū)107上下兩端，使得兩端的接觸孔111被整個柵極區(qū)107隔開，相隔距離相對較遠(yuǎn)，又由于柵極區(qū)107自身存在電阻，這將大大增加?xùn)艠O區(qū)107的導(dǎo)出電阻，使柵極區(qū)107在工作的時候由兩端至內(nèi)存在電能損耗，進而導(dǎo)致整個柵極區(qū)107上的電場分布不均勻，使得LDMOS器件的工作環(huán)境不穩(wěn)定，容易造成LDMOS器件被擊穿。同時，將接觸孔111設(shè)計在柵極區(qū)107上下兩端，接觸孔111將獨立占據(jù)芯片中相應(yīng)位置的面積，這就明顯增加了 LDMOS器件在整個芯片中占據(jù)的面積；另外，位于柵極區(qū)107上下兩端的接觸孔111限制了柵極位107位于有源區(qū)上的縱向?qū)挾?，進而使得其工作時的充放電速率大大降低。
[0004]鑒于此，有必要設(shè)計一種新的結(jié)構(gòu)以解決上述技術(shù)問題。

【發(fā)明內(nèi)容】

[0005]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種LDMOS晶體管結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中柵極區(qū)導(dǎo)出電阻大，柵極區(qū)上的電場分布不均勻，使得LDMOS器件工作環(huán)境不穩(wěn)定，進而導(dǎo)致LDMOS器件被擊穿的問題以及LDMOS器件在整個芯片中占據(jù)的面積過大，限制了柵極位于有源區(qū)上的縱向?qū)挾?，使得其工作時的充放電速度降低的問題。
[0006]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種LDMOS晶體管結(jié)構(gòu)，所述LDMOS晶體管結(jié)構(gòu)中至少包括:半導(dǎo)體襯底；形成于所述半導(dǎo)體襯底內(nèi)的第一高壓阱區(qū)、第二高壓阱區(qū)和第三高壓阱區(qū)；所述第二高壓阱區(qū)的摻雜類型和所述第一高壓阱區(qū)、第三高壓阱區(qū)的摻雜類型相反；形成于所述第一高壓阱區(qū)中的第一淺溝槽隔離區(qū)；形成于所述第二高壓阱區(qū)中的第二淺溝槽隔離區(qū)以及形成于所述第二高壓阱區(qū)和所述第三高壓阱區(qū)之間的第三淺溝槽隔離區(qū)；形成于所述半導(dǎo)體襯底上、覆蓋部分第一高壓阱區(qū)和第二高壓阱區(qū)的柵極區(qū)，所述柵極區(qū)包含柵氧化層、位于所述柵氧化層上的柵極多晶硅層以及位于所述柵極多晶硅層兩側(cè)的側(cè)墻；形成于所述柵極區(qū)兩側(cè)的半導(dǎo)體襯底中的源區(qū)和漏區(qū)，所述源區(qū)位于第一高壓阱區(qū)中；所述漏區(qū)位于所述第二高壓阱區(qū)中、且處于第二淺溝槽隔離區(qū)和第三淺溝槽隔離區(qū)之間；形成于所述第一高壓阱區(qū)和第三高壓阱區(qū)外側(cè)的體引出區(qū)；若干自所述柵極區(qū)、源區(qū)、漏區(qū)以及體引出區(qū)引出的接觸孔，自所述柵極區(qū)上引出的若干接觸孔縱向排布于所述柵極區(qū)一側(cè)。
[0007]優(yōu)選地，所述柵極區(qū)上的若干接觸孔位于第二淺溝槽隔離區(qū)上方的柵極多晶硅層一側(cè)。
[0008]優(yōu)選地，所述設(shè)置在位于第二淺溝槽隔離區(qū)上方的柵極多晶硅層上的接觸孔均勻地縱向排布于所述柵極多晶娃層一側(cè)中。
[0009]優(yōu)選地，所述接觸孔橫截面的形狀為圓形或多邊形。
[0010]本發(fā)明還提供一種LDMOS晶體管的制備方法，所述LDMOS晶體管的制備方法至少包括以下步驟:
[0011]I)提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成第一高壓阱區(qū)、第三高壓阱區(qū)以及與所述第一高壓阱區(qū)和第三高壓阱區(qū)摻雜類型相反的第二高壓阱區(qū)；
[0012]2)分別在所述第一高壓阱區(qū)形成第一淺溝槽隔離區(qū)；第二高壓阱區(qū)形成第二淺溝槽隔離區(qū)以及在第二高壓阱區(qū)和第三高壓阱區(qū)之間形成第三淺溝槽隔離區(qū)；
[0013]3)在所述半導(dǎo)體襯底上、部分第一高壓阱區(qū)和第二高壓阱區(qū)上方形成柵極區(qū)；
[0014]4)在所述柵極區(qū)兩側(cè)、第一高壓阱區(qū)形成源區(qū)，在第二高壓阱區(qū)中形成漏區(qū)，在所述第一高壓阱區(qū)和第三高壓阱區(qū)外側(cè)形成體引出區(qū)；
[0015]5)在所述柵極區(qū)、源區(qū)、漏區(qū)和體引出區(qū)上形成若干所需的接觸孔，所述柵極區(qū)上引出的若干接觸孔縱向排布于所述柵極區(qū)一側(cè)。
[0016]優(yōu)選地，在所述柵極區(qū)上形成的若干接觸孔分布在位于第二淺溝槽隔離區(qū)上方的柵極多晶娃層的一側(cè)。
[0017]優(yōu)選地，所述柵極多晶硅層上的接觸孔均勻地縱向排布于所述第二淺溝槽隔離區(qū)上方的柵極多晶硅層一側(cè)中。
[0018]可選地，述半導(dǎo)體襯底、第一高壓阱區(qū)、第三高壓阱區(qū)和體引出區(qū)為P型；所形成的第二高壓阱區(qū)、源區(qū)和漏區(qū)為N型。
[0019]可選地，所述半導(dǎo)體襯底、第一高壓阱區(qū)、第三高壓阱區(qū)和體引出區(qū)為N型；所形成的第二高壓阱區(qū)、源區(qū)和漏區(qū)為P型。
[0020]如上所述，本發(fā)明的一種LDMOS晶體管結(jié)構(gòu)及其制備方法，具有以下有益效果:本發(fā)明中將接觸孔縱向分布于第二淺溝槽隔離區(qū)上方的柵極多晶硅層一側(cè)，有效地利用了LDMOS第二淺溝槽隔離區(qū)上方的柵極區(qū)，從而減少了 LDMOS原先柵極區(qū)上下兩端的面積，進而從設(shè)計上減小了 LDMOS器件在整個芯片中所占據(jù)的面積，以達到最終客戶芯片的尺寸的縮小，且隨著LDMOS器件尺寸的減小，這一有益效果愈加明顯。此外，明顯減小了接觸孔之間的間隔，使其的分布更加緊湊，從而降低了柵極區(qū)的導(dǎo)出電阻，使得柵極區(qū)上的電場分布更加均勻，進而穩(wěn)定了 LDMOS器件的工作環(huán)境，避免了在正常工作環(huán)境下LDMOS器件被擊穿的可能；將接觸孔縱向分布在第二淺溝槽隔離區(qū)上方的柵極多晶硅層一側(cè)，也不會對有源區(qū)和柵極區(qū)交集夠到的區(qū)域產(chǎn)生任何負(fù)面的影響，還可以提高柵極位于有源區(qū)上的縱向?qū)挾葁idth，進而使得其工作時的充放電速率大大增加。
【附圖說明】
[0021]圖1a顯示為現(xiàn)有技術(shù)中LDMOS晶體管的結(jié)構(gòu)示意圖。
[0022]圖1b顯示為圖1a中LDMOS晶體管的俯視圖。
[0023]圖2顯示為本發(fā)明的LDMOS晶體管的結(jié)構(gòu)示意圖。
[0024]圖3顯示為本發(fā)明的LDMOS晶體管的制備方法的流程圖。
[0025]圖4a?圖4e顯示為本發(fā)明的LDMOS晶體管的制備方法在各步驟中的結(jié)構(gòu)示意圖。
[0026]圖4f顯示為圖4e中LDMOS晶體管的俯視圖。
[0027]元件標(biāo)號說明
[0028]100、2OO 半導(dǎo)體襯底