功率半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種功率半導(dǎo)體器件；本發(fā)明還涉及一種功率半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002]超級(jí)結(jié)MOSFET采用新的耐壓層結(jié)構(gòu)，利用一系列的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層來在截止?fàn)顟B(tài)下在較低電壓下就將所述P型半導(dǎo)體薄層和N型半導(dǎo)體薄層耗盡，實(shí)現(xiàn)電荷相互補(bǔ)償，從而使P型半導(dǎo)體薄層和N型半導(dǎo)體薄層在高摻雜濃度下能實(shí)現(xiàn)高的擊穿電壓，從而同時(shí)獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET理論極限。在美國專利US5216275中，以上的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層是與N+襯底相連的；在美國專利US6630698B1中，中間的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層與N+襯底可以有大于O的間隔。
[0003]現(xiàn)有技術(shù)中，P型半導(dǎo)體薄層和N型半導(dǎo)體薄層的形成一種是通過外延成長然后進(jìn)行光刻和注入，多次反復(fù)該過程得到需要的厚度的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，這種工藝在600V以上的MOSFET中，一般需要重復(fù)5次以上，生產(chǎn)成本和生產(chǎn)周期長。另一種是通過一次生長一種類型的需要厚度的外延之后，進(jìn)行溝槽的刻蝕，之后在溝槽中填入相反類型的硅；這種方法雖然難度大，但具有簡(jiǎn)化工藝流程，提高穩(wěn)定性的效果；采用溝槽結(jié)構(gòu)之后，由于P/N薄層即交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層中P型半導(dǎo)體薄層和N型半導(dǎo)體薄層在縱方向上的摻雜濃度易于控制，而且沒有多次外延工藝造成的薄層中P型半導(dǎo)體薄層和N型半導(dǎo)體薄層或其中之一的摻雜濃度在縱向上發(fā)生變化從而帶來附加的縱向電場(chǎng)，保證了器件能獲得好的漏電特性和高的擊穿電壓。
[0004]在超級(jí)結(jié)工藝中，由于采用了交替的P/N薄層，功率半導(dǎo)體器件的體內(nèi)二極管即P型半導(dǎo)體薄層和N型半導(dǎo)體薄層之間形成的二極管在較低的反偏電壓下例如50伏Vds就會(huì)把P型半導(dǎo)體薄層和N型半導(dǎo)體薄層完全耗盡掉，這使得該二極管具有很硬的反向恢復(fù)特性，這一硬的反向恢復(fù)特性造成器件的恢復(fù)電流急劇變化，反向恢復(fù)中波動(dòng)劇烈，引起電路中的大地電磁噪音(EMI NOISE)，對(duì)電路中別的器件的工作帶來影響，在這點(diǎn)上，功率半導(dǎo)體器件不如常規(guī)的MOSFET器件，常規(guī)的MOSFET器件的漂移區(qū)不具有P/N薄層結(jié)構(gòu)、而是整個(gè)漂移區(qū)都是N-摻雜，因?yàn)槌Ｒ?guī)的MOSFET器件N-漂移區(qū)的耗盡是一直隨著電壓(Vds)的增加而擴(kuò)展，反向恢復(fù)特性較軟。
[0005]在工藝選擇上，多次外延成長和光刻、注入工藝有復(fù)雜、制造周期長和成本高的問題，溝槽填充工藝中，需要在溝槽工藝之前在高濃度摻雜的襯底上淀積厚度達(dá)數(shù)十微米的外延層，也增加了工藝的成本。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是提供一種功率半導(dǎo)體器件，能使制造成本最小化，同時(shí)還能優(yōu)化器件的比導(dǎo)通電阻以及器件在關(guān)斷過程中的反向恢復(fù)的軟度系數(shù)(SOFTNESS)。為此，本發(fā)明還提供一種功率半導(dǎo)體器件的制造方法。
[0007]為解決上述技術(shù)問題，本發(fā)明提供的功率半導(dǎo)體器件形成于N型硅襯底上，所述功率半導(dǎo)體器件的中間區(qū)域?yàn)殡娏髁鲃?dòng)區(qū)，終端保護(hù)結(jié)構(gòu)環(huán)繞于所述電流流動(dòng)區(qū)的外周；所述電流流動(dòng)區(qū)中的漂移區(qū)包括超級(jí)結(jié)漂移區(qū)和單一漂移區(qū)，所述超級(jí)結(jié)漂移區(qū)由多個(gè)交替排列的N型薄層和P型薄層組成的，所述單一漂移區(qū)由N型摻雜的第一 N型層組成；在所述漂移區(qū)的頂部形成有P阱。
[0008]在所述硅襯底上形成有多個(gè)溝槽，所述超級(jí)結(jié)漂移區(qū)中的各相鄰所述溝槽之間為硅襯底薄層，各所述N型薄層由通過對(duì)所述硅襯底薄層的側(cè)面進(jìn)行摻雜組成、或者各所述N型薄層由所述硅襯底薄層加上形成于所述硅襯底薄層兩側(cè)的第一 N型硅外延層組成；各所述P型薄層由填充于所述溝槽中的第二 P型硅外延層組成。
[0009]所述N型薄層的電阻率在橫向上是變化的且包括第一高電阻率部分和第一低電阻率部分，所述第一低電阻率部分為所述硅襯底薄層的兩側(cè)進(jìn)行過的側(cè)面摻雜的部分、或者所述第一低電阻率部分為形成于所述硅襯底薄層兩側(cè)的所述第一 N型硅外延層；所述第一高電阻率部分由位于所述第一低電阻率部分中間的所述硅襯底薄層組成；所述第一低電阻率部分和鄰近的所述P型薄層相接觸；由所述第一低電阻率部分和其鄰近的所述P型薄層實(shí)現(xiàn)電荷平衡。
[0010]所述第一 N型層的寬度大于所述N型薄層的寬度，且所述第一 N型層的寬度由兩相鄰的溝槽定義，所述第一 N型層包括第二高電阻率部分和第二低電阻率部分，所述第二高電阻率部分為所述第一 N型層的中間部分，所述第二低電阻率部分位于所述第二高電阻率部分的兩側(cè)且和形成于所述第一 N型層兩側(cè)的所述溝槽中的所述P型薄層相接觸，所述第二低電阻率部分的工藝條件和所述第一低電阻率部分相同。
[0011]所述第一 N型層和其鄰近的所述P型薄層的電荷不平衡，所述第一 N型層和其鄰近的所述P型薄層之間連接反偏電壓的條件下、所述第二低電阻率部分能被鄰近的所述P型薄層完全橫向耗盡，所述第二高電阻率部分不能被所述P型薄層完全橫向耗盡，所述第二高電阻率部分的未被所述P型薄層橫向耗盡的部分和所述P阱之間形成縱向耗盡的PN結(jié)；在反偏電壓增加時(shí)，所述P阱對(duì)所述第二高電阻率部分的縱向耗盡的深度增加。
[0012]進(jìn)一步的改進(jìn)是，所述功率半導(dǎo)體器件為MOSFET器件，在所述漂移區(qū)底部形成有由背面離子注入?yún)^(qū)組成的N型區(qū)，所述N型區(qū)的底部和背面金屬形成歐姆接觸。
[0013]進(jìn)一步的改進(jìn)是，所述功率半導(dǎo)體器件為MOSFET器件，在所述漂移區(qū)底部形成有由背面離子注入?yún)^(qū)組成N型緩沖區(qū)和N型區(qū)，所述N型緩沖區(qū)的頂部和所述漂移區(qū)底部接觸、所述N型區(qū)的頂部和所述N型緩沖區(qū)的底部接觸、所述N型區(qū)的底部和背面金屬形成歐姆接觸；所述N型區(qū)的摻雜濃度大于所述N型緩沖區(qū)的摻雜濃度。
[0014]進(jìn)一步的改進(jìn)是，所述功率半導(dǎo)體器件為IGBT器件，在所述漂移區(qū)底部形成有由背面離子注入?yún)^(qū)組成N型區(qū)和P型區(qū)，所述N型區(qū)的頂部和所述漂移區(qū)底部接觸、所述P型區(qū)的頂部和所述N型區(qū)的底部接觸、所述P型區(qū)的底部和背面金屬形成歐姆接觸。
[0015]進(jìn)一步的改進(jìn)是，所述功率半導(dǎo)體器件為溝槽柵MOSFET器件，或者所述功率半導(dǎo)體器件為平面柵MOSFET器件。
[0016]進(jìn)一步的改進(jìn)是，所述功率半導(dǎo)體器件為溝槽柵IGBT器件，或者所述功率半導(dǎo)體器件為平面柵IGBT器件。
[0017]進(jìn)一步的改進(jìn)是，所述N型區(qū)的厚度為0.5微米?5微米。
[0018]進(jìn)一步的改進(jìn)是，所述單一漂移區(qū)包括一個(gè)以上所述第一 N型層，各所述第一 N型層分布于所述電流流動(dòng)區(qū)的不同區(qū)域，各所述第一 N型層的區(qū)域位置分別由各所述第一 N型層兩側(cè)的所述溝槽定義，各所述第一 N型層的區(qū)域位置處形成有一個(gè)以上的所述功率半導(dǎo)體器件的單元結(jié)構(gòu)。
[0019]進(jìn)一步的改進(jìn)是，各所述第一 N型層的區(qū)域位置和所述終端保護(hù)結(jié)構(gòu)的區(qū)域不鄰接。
[0020]進(jìn)一步的改進(jìn)是，各所述第一 N型層的區(qū)域位置和所述功率半導(dǎo)體器件的柵金屬電極圖形的區(qū)域不鄰接。
[0021]為解決上述技術(shù)問題，本發(fā)明提供的功率半導(dǎo)體器件的制造方法中的所述功率半導(dǎo)體器件為MOSFET器件，包括如下步驟:
[0022]步驟一、在N型摻雜的所述硅襯底表面依次淀積第一二氧化硅層和第二氮化硅層；利用光刻刻蝕工藝依次對(duì)所述第二氮化硅層和所述第一二氧化硅層形成溝槽圖形掩模。
[0023]步驟二、以所述溝槽圖形掩模為掩模對(duì)所述硅襯底進(jìn)行刻蝕形成多個(gè)所述溝槽；由所述溝槽定義出所述超級(jí)結(jié)漂移區(qū)和所述單一漂移區(qū)的形成區(qū)域。
[0024]步驟三、進(jìn)行正面淀積在所述溝槽的底面和側(cè)面形成所述第一 N型硅外延層；由所述第一 N型硅外延層分別形成所述第一低電阻率部分和所述第二低電阻率部分。
[0025]步驟四、進(jìn)行正面淀積在所述溝槽的中形成所述第二 P型硅外延層，所述第二 P型硅外延層和所述第一 N型硅外延層接觸并將所述溝槽完全填滿；將所述溝槽頂部表面的硅和氧化娃都去除。
[0026]步驟五、形成所述MOSFET器件的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和多晶硅柵；形成所述P阱；進(jìn)行N+離子注入形成源區(qū)；在形成了所述源區(qū)的所述硅襯底正面形成層間膜；采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述源區(qū)或所述多晶硅柵接觸；進(jìn)行P+離子注入形成P阱引出區(qū)，所述P阱引出區(qū)位于和所述源區(qū)相接觸的所述接觸孔底部，所述P阱引出區(qū)和所述P阱相接觸；淀積正面金屬并對(duì)所述正面金屬進(jìn)行光刻刻蝕分別形成源極和柵極。
[0027]步驟六、從背面對(duì)所述硅襯底進(jìn)行減薄。
[0028]步驟七、進(jìn)行背面N型離子注入在所述漂移區(qū)底部形成N型區(qū)。
[0029]步驟八、對(duì)所述N型區(qū)的離子進(jìn)行激活。
[0030]步驟九、進(jìn)行背面金屬化形成漏極，所述N型區(qū)的底部和背面金屬形成歐姆接觸。
[0031]為解決上述技術(shù)問題，本發(fā)明提供的功率半導(dǎo)體器件的制造方法中的所述功率半導(dǎo)體器件為MOSFET器件，包括如下步驟:
[0032]步驟一、在N型摻雜的所述硅襯底上形成所述P阱。
[0033]步驟二、在所述硅襯底表面依次淀積第一二氧化硅層和第二氮化硅層；利用光刻刻蝕工藝依次對(duì)所述第二氮化硅層和所述第一二氧化硅層形成溝槽圖形掩模。
[0034]步驟三、以所述溝槽圖形掩模為掩模對(duì)所述硅襯底進(jìn)行刻蝕形成多個(gè)所述溝槽；由所述溝槽定義出所述超級(jí)結(jié)漂移區(qū)和所述單一漂移區(qū)的形成區(qū)域。
[0035]步驟四、進(jìn)行正面淀積在所述溝槽的底面和側(cè)面形成所述第一 N型硅外延層；由所述第一 N型硅外延層分別形成所述第一低電阻率部分和所述第二低電阻率部分。
[0036]步驟五、進(jìn)行正面淀積在所述溝槽的中形成所述第二 P型硅外延層，所述第二 P型硅外延層和所述第一 N型硅外延層接觸并將所述溝槽完全填滿；將所述溝槽頂部表面的硅和氧化娃都去除。
[0037]步驟六、形成所述MOSFET器件的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和多晶硅柵；進(jìn)行N+離子注入形成源區(qū)；在形成了所述源區(qū)的所述硅襯底正面形成層間膜；采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述源區(qū)或所述多晶硅柵接觸；進(jìn)行P+離子注入形成P阱引出區(qū)，所述P阱引出區(qū)位于和所述源區(qū)相接觸的所述接觸孔底部，所述P阱引出區(qū)和所述P阱相接觸；淀積正面金屬并對(duì)所述正面金屬進(jìn)行光刻刻蝕分別形成源極和柵極。
[0038]步驟七、從背面對(duì)所述硅襯底進(jìn)行減薄。
[0039]步驟八、進(jìn)行背面N型離子注入在所述漂移區(qū)底部形成N型區(qū)。
[0040]步驟九、對(duì)所述N型區(qū)的離子進(jìn)行激活。
[0041]步驟十、進(jìn)行背面金屬化形成漏極，所述N型區(qū)的底部和背面金屬形成歐姆接觸。
[0042]為解決上述技術(shù)問題，本發(fā)明提供的功率半導(dǎo)體器件的制造方法中的所述功率半導(dǎo)體器件為MOSFET器件，包括如下步驟:
[0043]步驟一、在N型摻雜的所述硅襯底表面依次淀積第一二氧化硅層和第二氮化硅層；利用光刻刻蝕工藝依次對(duì)所述第二氮化硅層和所述第一二氧化硅層形成溝槽圖形掩模。
[0044]步驟二、以所述溝槽圖形掩模為掩模對(duì)所述硅襯底進(jìn)行刻蝕形成多個(gè)所述溝槽；由所述溝槽定義出所述超級(jí)結(jié)漂移區(qū)和所述單一漂移區(qū)的形成區(qū)域。
[0045]步驟三、進(jìn)行磷擴(kuò)散對(duì)所述溝槽的底面和側(cè)面的所述硅襯底進(jìn)行摻雜并分別所述第一低電阻率部分和所述第二低電阻率部分。
[0046]步驟四、進(jìn)行正面淀積在所述溝槽的中形成所述第二 P型硅外延層，所述第二 P型硅外延層將所述溝槽完全填滿；將所述溝槽頂部表面