形成電壓特性改進的電阻式隨機存取存儲器及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體器件，更具體地，涉及電阻式隨機存取存儲器(RRAM)器件結(jié)構(gòu)和布局以及形成該RRAM器件的方法。
【背景技術(shù)】
[0002]在集成電路(IC)器件中，電阻式隨機存取存儲器(RRAM)是用于下一代非易失性存儲器件的新興技術(shù)。RRAM是包括RRAM單元的陣列的存儲器結(jié)構(gòu)，每個RRAM單元都利用電阻值(而不是利用電壓)存儲數(shù)據(jù)位。特別地，每個RRAM單元都包括電阻材料層，其電阻可以被調(diào)整為代表邏輯“O”或邏輯“I”。RRAM器件是在電介質(zhì)(通常是絕緣的)能夠通過在“軟擊穿”的電介質(zhì)中應(yīng)用足夠高的電壓之后所形成的細絲或者導電路徑進行導電的原則下工作。細絲或?qū)щ娐窂降男纬墒荝RAM的形成操作或形成過程。該足夠高的電壓是“形成”電壓。導電路徑的形成可以通過不同的機制(包括缺陷、金屬遷移、或其他的機制)產(chǎn)生。一旦通過適當?shù)膽?yīng)用電壓形成細絲或?qū)щ娐窂?，就可以“重置?即，破壞)以產(chǎn)生高阻抗，或者“置位”(即，重新形成)以產(chǎn)生較低阻抗。然而，需要繼續(xù)尋求RRAM設(shè)計和形成方法的改進。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供了一種電阻式隨機存取存儲器(RRAM)，包括:底部電極，具有凸起臺階部分；電阻材料層，共形地覆蓋所述底部電極的所述凸起臺階部分；以及頂部電極，位于所述電阻材料層上方。
[0004]在該RRAM中，所述凸起臺階部分的傾斜角小于90度。
[0005]在該RRAM中，所述凸起臺階部分的傾斜角大于90度且小于150度。
[0006]在該RRAM中，所述凸起臺階部分的高度小于50埃。
[0007]在該RRAM中，所述凸起臺階部分的高度與底部電極高度的比值小于30%。
[0008]在該RRAM中，所述頂部電極包括位于鈦層上方的氮化鉭層。
[0009]在該RRAM中，所述頂部電極的厚度小于3000埃。
[0010]在該RRAM中，進一步包括自上向下看時與所述凸起臺階部分的表面重疊的底部電極接觸件。
[0011]根據(jù)本發(fā)明的另一方面提供了一種電阻式隨機存取存儲器(RRAM)陣列，包括:多個RRAM對，布置為行和列，每個RRAM對都具有:兩個RRAM結(jié)構(gòu)，每個RRAM結(jié)構(gòu)都具有:底部電極，具有凸起臺階部分；電阻材料層，共形地覆蓋所述底部電極的凸起臺階部分；以及頂部電極，位于所述電阻材料層上方；其中，每個RRAM對中的所述凸起臺階部分都為鏡像。
[0012]在該RRAM陣列中，進一步包括連接到每個RRAM結(jié)構(gòu)的底部電極或頂部電極的晶體管。
[0013]在該RRAM陣列中，所述電阻材料層的厚度小于約300埃。
[0014]在該RRAM陣列中，所述電阻材料層包括高k電介質(zhì)。
[0015]在該RRAM陣列中，相鄰行中的所述RRAM對相互成鏡像。
[0016]根據(jù)本發(fā)明的又一方面提供了一種制作電阻式隨機存取存儲器(RRAM)結(jié)構(gòu)的方法，所述方法包括:沉積底部電極層；在所述底部電極層上形成光刻膠圖案；蝕刻所述底部電極層以形成凸起臺階部分；在所述底部電極上方沉積電阻材料層；以及在所述底部電極上方沉積頂部電極層。
[0017]在該方法中，進一步包括將所述頂部電極層、所述電阻材料層以及所述底部電極層圖案化并蝕刻為單個RRAM結(jié)構(gòu)。
[0018]在該方法中，所述單個RRAM結(jié)構(gòu)是相鄰RRAM結(jié)構(gòu)的鏡像。
[0019]在該方法中，所述蝕刻所述底部電極層包括低功率等離子體蝕刻以形成傾斜角大于90度的凸起臺階部分。
[0020]在該方法中，所述蝕刻所述底部電極層包括利用含氟氣體和/或含氯氣體的高功率等離子體蝕刻以形成傾斜角為90度或更小的凸起臺階部分。
[0021]在該方法中，所述沉積電阻材料層包括利用原子層沉積工藝沉積氧化鉿層。
[0022]在該方法中，進一步包括圖案化并蝕刻所述頂部電極層和所述電阻材料層以形成單個RRAM結(jié)構(gòu)。
【附圖說明】
[0023]當結(jié)合附圖閱讀下面的詳細描述時，能更好地理解本發(fā)明的各個方面。需要強調(diào)的是，根據(jù)工業(yè)中的標準實踐，各個部件沒有按照比例繪制。事實上，為了討論的清楚，各種部件的尺寸可以隨意增加或減小。
[0024]圖1是根據(jù)本發(fā)明的不同實施例的電阻式隨機存取存儲器(RRAM)結(jié)構(gòu)的截面圖；
[0025]圖2是在不同的實施例中根據(jù)本發(fā)明的各個方面制造RRAM陣列的方法的流程圖；
[0026]圖3是根據(jù)示例性實施例處于制造的中間階段的晶圓的一部分的截面圖；
[0027]圖4A至圖4C是根據(jù)示例性實施例處于形成凸起臺階的制造的中間階段的晶圓的截面圖；
[0028]圖5A至圖5C是圖4A、圖4B和圖4C的具有電阻材料層的凸起臺階部分的截面圖；
[0029]圖6A至圖6C是位于用于圖4A至圖4C所示的處于不同傾斜角度的凸起部分的電阻材料層上方的頂部電極層的截面圖；
[0030]圖7A和圖7B是根據(jù)圖2所示的方法處于制造的中間階段的示例性RRAM堆的截面圖；
[0031]圖8是每個都具有底部電極接觸件和頂部電極接觸件的兩個RRAM結(jié)構(gòu)的截面圖；
[0032]圖9示出了根據(jù)圖2所示的方法形成的、通過溝槽分隔開的、以行列形式布置的多個RRAM結(jié)構(gòu)的平面圖；以及
[0033]圖10是具有凸起臺階部分的多個RRAM結(jié)構(gòu)的平面圖。
【具體實施方式】
[0034]應(yīng)該理解的是，下面的公開內(nèi)容提供了用于實施各種實施例的不同特征的許多不同的實施例或者實例。下面描述組件和布置的特定實例以簡化本發(fā)明。當然，這些僅僅是實例，并不意在限制本發(fā)明。此外，本發(fā)明在不同的實例中會重復(fù)參考標記和/或字母。這種重復(fù)是為了簡化和清楚的目的，本身并不表示所討論的不同實施例和/或結(jié)構(gòu)之間的關(guān)系O
[0035]而且，為了便于描述，這里可能會使用諸如“在…之下”、“以下”、“下部”、“上方”、“上部”等的空間相對術(shù)語，以描述圖中所示的一個元件或部件與另一個(另一些)元件或部件的關(guān)系。除了圖中所示的方位外，該空間相對術(shù)語意在包含器件在使用或操作的過程中的不同方位。例如，如果圖中的器件被翻轉(zhuǎn)，則被描述為在其他元件或部件“以下”或“之下”的元件將被定位成在其他元件或部件“上方”。因此，示例性術(shù)語“下方”可包含上方或下方兩個方位。
[0036]如所討論的，上述形成電壓高于讀取、重置和置位電壓。傳統(tǒng)的形成電壓可能是大約3.0伏至大約3.5伏或不低于3.5伏。當RRAM與晶體管配對為ITlR結(jié)構(gòu)時，因為形成電壓可能會高于晶體管的工作電壓，所以在形成過程中可能會損壞選擇晶體管的漏極側(cè)。形成電壓的減小降低了造成晶體管損壞的可能性。而且，在形成加工期間，由于電場均勻，細絲會形成在任意位置處，導致較難重置的低電阻值的大量分布。制作RRAM的過程會涉及利用兩個或多個光掩模，其成本占制造成本的很大一部分。因此，涉及較少光掩模的制造RRAM的方法會提高該技術(shù)廣泛應(yīng)用的可行性和可能性。
[0037]圖1是電阻式隨機存取存儲器(RRAM)結(jié)構(gòu)100的截面圖。RRAM結(jié)構(gòu)100包括底部電極101A/101B、電阻材料103以及頂部電極105。底部電極由兩部分組成，即，平面部分1lA和凸起臺階部分101B。電阻材料103設(shè)置在底部電極101A/101B上方。頂部電極105設(shè)置在電阻材料103上方。頂部電極105可包括不止一層,例如,包括頂部電極層105A和105B。
[0038]在形成操作期間，底部電極101A/101B的結(jié)構(gòu)允許形成相對于頂部電極的自對準導電路徑。形成操作期間所感應(yīng)的電場使電阻材料103的軟擊穿局限于區(qū)域107中，使得在該區(qū)域107中更可能形成細絲。這種細絲定位產(chǎn)生局部低電阻值。
[0039]凸起臺階部分可具有大約30度到150度的傾斜角。該凸起臺階部分具有臺階高度Hl0包括Hl的底部電極101A/101B的總高度是H2。根據(jù)不同的實施例，Hl是H2的30%或更少，但不少于3%。為影響電場，Hl為至少5?；蛑辽?0埃。在一些實施例中，Hl可以是大約50埃。
[0040]RRAM結(jié)構(gòu)100具有對應(yīng)于不同的數(shù)值的不同的電阻值的兩種或多種狀態(tài)。例如，RRAM結(jié)構(gòu)100具有被稱作“高阻抗狀態(tài)”的相對高阻抗的狀態(tài)，以及被稱作“低阻抗狀態(tài)”的相對低阻抗的狀態(tài)。通過向電極施加預(yù)定電壓或電流，RRAM結(jié)構(gòu)100可以從高阻抗狀態(tài)切換到低阻抗狀態(tài)，或者從低阻抗狀態(tài)切換到高阻抗狀態(tài)。
[0041]在具有一個晶體管和一個RRAM(ITlR)的存儲器位單元中，底部電極101A/101B通過多層互連件(MLI)電連接到晶體管的漏極。在一些實施例中，RRAM結(jié)構(gòu)放置在第四金屬層(M4)和第五金屬層(M5)之間。在其它實施例中，RRAM結(jié)構(gòu)放置在其他金屬層之間。在其他實施例中，RRAM結(jié)構(gòu)在多于兩個金屬層之間放置超過一次。當RRAM的占位面積大于相應(yīng)的晶體管的占位面積時，RRAM結(jié)構(gòu)不止被放置一次，使得在一層RRAM中不可能制造出單晶體管-單RRAM配對。
[0042]底部電極101A/101B可由以