具有通過控制柵極的連接件的存儲器陣列的制作方法
【專利說明】具有通過控制柵極的連接件的存儲器陣列
[0001]優(yōu)先權申請
[0002]本申請案主張2012年8月30日申請的第13/599，793號美國申請案的優(yōu)先權權益，所述美國申請案的全文以引用的方式并入本文中。
【背景技術】
[0003]存儲器裝置(例如快閃存儲器)廣泛使用于計算機及許多電子產品中。此類存儲器裝置具有許多存儲器單元及耦合于所述存儲器單元與所述裝置中的其它電路之間的內部互連件。隨著給定裝置面積的存儲器單元密度日益增大，在所述裝置中布線此類互連件會變得困難。
【附圖說明】
[0004]圖1A展示根據(jù)本發(fā)明的實施例的呈具有存儲器陣列、控制及解碼電路及連接件的存儲器裝置的形式的設備的示意圖。
[0005]圖1B到圖1F展示根據(jù)本發(fā)明的實施例的圖1A的存儲器裝置的一部分的結構的不同視圖。
[0006]圖1G及圖1K展示根據(jù)本發(fā)明的實施例的可為圖1A到圖1F的存儲器裝置的變體的另一存儲器裝置的一部分的結構的不同視圖。
[0007]圖2A展示根據(jù)本發(fā)明的實施例的呈具有存儲器陣列、控制及解碼電路及連接件的另一存儲器裝置的形式的設備的示意圖。
[0008]圖2B及圖2C展示根據(jù)本發(fā)明的實施例的圖2A的存儲器裝置的一部分的結構的不同視圖。
[0009]圖2D及圖2E展示根據(jù)本發(fā)明的實施例的可為圖2A到圖2C的存儲器裝置的變體的另一存儲器裝置的一部分的結構的不同視圖。
[0010]圖3A及圖3B展示根據(jù)本發(fā)明的實施例的呈具有多個存儲器陣列的存儲器裝置的形式的設備的示意圖。
[0011]圖3C及圖3D展示根據(jù)本發(fā)明的實施例的圖3A及圖3B的存儲器裝置的一部分的結構的不同視圖。
[0012]圖4A到圖4N展示根據(jù)本發(fā)明的實施例的具有將選擇柵極耦合到存儲器裝置的其它元件的連接件的所述存儲器裝置的形成過程。
[0013]圖5A到圖5G展示根據(jù)本發(fā)明的實施例的具有將控制柵極的群組耦合到存儲器裝置的其它元件的連接件的所述存儲器裝置的形成過程。
[0014]圖6A及圖6B展示根據(jù)本發(fā)明的實施例的具有耦合于裝置的導電材料之間的連接件的所述裝置的一部分的結構的不同視圖。
[0015]圖7A及圖7B展示根據(jù)本發(fā)明的實施例的可為圖6A及圖6B的裝置的變體的另一裝置的一部分的結構的不同視圖。
【具體實施方式】
[0016]圖1A展示根據(jù)本發(fā)明的實施例的呈具有存儲器陣列101、控制及解碼電路102、連接件145、146、147及148以及連接件190、191、192及193的存儲器裝置100的形式的設備的不意圖的一部分。
[0017]存儲器裝置100可包含布置成存儲器單元串(例如存儲器單元串131及132)的存儲器單元110、111、112及113。為簡單起見，圖1A中僅標記所述存儲器單元串的兩者(131及132)。圖1A展示12個存儲器單元串及每一存儲器單元串中的四個存儲器單元110、111、112及113的實例。此類存儲器單元串的數(shù)目及每一存儲器單元串中的此類存儲器單元的數(shù)目可變動。
[0018]控制及解碼電路102可操作以在存儲操作期間存取存儲器單元110、111、112及113以將信息存儲于存儲器單元110、111、112及113中(例如寫入操作)或從存儲器單元
110、111、112及113獲取信息(例如讀取操作)。為簡單起見，圖1A將控制及解碼電路102展示為單一塊。然而，控制及解碼電路102可包含可位于存儲器裝置100中的不同位置中的不同元件(例如電路)。例如，控制及解碼電路102可包含耦合到連接件145、146、147及148的解碼器(例如列解碼器)及耦合到連接件190、191、192及193的另一解碼器(例如行解碼器)。
[0019]存儲器裝置100可包含可攜帶對應信號虬0、11^1、11^2及虬3的控制柵極150、151、152及153。控制柵極150、151、152及153與連接件190、191、192及193可形成存儲器裝置100的存取線的部分，使得此類存取線中的每一者可包含控制柵極150、151、152及153中的一者及/或連接件190、191、192及193中的一者。例如，存儲器裝置100的存取線可包含控制柵極150及/或連接件190，且存儲器裝置100的另一存取線可包含控制柵極151及/或連接件191。存儲器裝置100可分別使用信號WL0、WL1、WL2及WL3來分別控制到存儲器單元110、111、112及113的存取(例如)以從存儲器單元110、111、及112獲取(例如感測)信息(例如在讀取操作中)或將信息存儲于存儲器單元110、111、112及113中(例如在寫入操作中)。作為實例，圖1A展示四個控制柵極150、151、152及153。此類控制柵極的數(shù)目可變動。如圖1A中所展示，不同存儲器單元串中的存儲器單元可共享相同控制柵極(例如共享相同物理控制柵極)。例如，存儲器單元110可共享控制柵極150。存儲器單元111可共享控制柵極151。存儲器單元112可共享控制柵極152。存儲器單元113可共享控制柵極153?？刂茤艠O150、151、152及153中的每一者可結構化為位于存儲器裝置100的單一裝置層級中的單一控制柵極。
[0020]存儲器裝置100的連接件190、191、192及193可將相應控制柵極150、151、152及153耦合到存儲器裝置100的其它電路，例如控制及解碼電路102。連接件190、191、192及193可結構化為存儲器裝置100中的導電連接件。存儲器裝置100可分別通過連接件190、191、192及193而將信號(例如WLO、WLl、WL2及WL3)從控制及解碼電路102提供到控制柵極 150,151,152 及 153。
[0021]存儲器裝置100可包含分別攜帶信號BLO、BLl及BL2的數(shù)據(jù)線170、171及172，及可攜帶信號SL(例如源極線信號)的線198。圖1A展示三個數(shù)據(jù)線170、171及172作為一實例。此類數(shù)據(jù)線的數(shù)目可變動。數(shù)據(jù)線170、171及172中的每一者可結構化為存儲器裝置100中的導電線。線198可結構化為導電線且可形成存儲器裝置100的源極的部分(例如源極線)。在讀取操作中，存儲器裝置100可使用數(shù)據(jù)線170、171及172來提供從存儲器單元110、111、112及113獲取的信息。在寫入操作中，存儲器裝置100可使用數(shù)據(jù)線170、171及172來提供待存儲于存儲器單元110、111、112及113中的信息。
[0022]存儲器裝置100可包含選擇柵極(例如漏極選擇柵極)185、186、187及188及晶體管(例如漏極選擇晶體管)165、166、167及168。晶體管165可共享相同選擇柵極185。晶體管166可共享相同選擇柵極186。晶體管167可共享相同選擇柵極187。晶體管168可共享相同選擇柵極188。
[0023]連接件145、146、147及148可將相應選擇柵極185、186、187及188耦合到存儲器裝置100的其它電路，例如控制及解碼電路102。連接件145、146、147及148可結構化為存儲器裝置100中的導電連接件。存儲器裝置100可分別通過連接件145、146、147及148而將信號(例如S⑶0、S⑶1、S⑶2及S⑶3)從控制及解碼電路102提供到選擇柵極185、186、187 及 188。
[0024]可分別由信號S⑶0、S⑶1、S⑶2及S⑶3控制(例如接通或關斷)晶體管165、166、167及168。在存儲操作(例如讀取或寫入操作)期間，可接通晶體管165、166、167及168 (例如通過激活相應信號S⑶0、S⑶1、S⑶2及S⑶3)以將存儲器裝置100的存儲器單元串耦合到數(shù)據(jù)線170、171及172?？申P斷晶體管165、166、167及168 (例如通過將相應信號S⑶0、S⑶1、S⑶2及S⑶3解除激活)以從數(shù)據(jù)線170、171及172解耦存儲器裝置100的存儲器單元串。
[0025]存儲器裝置100可包含晶體管(例如源極選擇晶體管)161、162、163及164，其中的每一者可耦合于線198與相關聯(lián)存儲器單元串(例如存儲器單元串131或132)之間。晶體管161、162、163及164可共享存儲器裝置100的相同選擇柵極(例如源極選擇柵極)180。
[0026]可由相同信號(例如設置于選擇柵極180上的SGS信號(例如源極選擇柵極信號))控制(例如接通或關斷)晶體管161、162、163及164。在存儲器操作(例如讀取或寫入操作)期間，可接通晶體管161、162、163及164(例如通過激活SGS信號)以將存儲器裝置100的存儲器單元串耦合到線198?？申P斷晶體管161、162、163及164 (例如通過解除激活SGS信號)以從線198解耦存儲器裝置100的存儲器單元串。
[0027]圖1B展示根據(jù)本發(fā)明的實施例的圖1A的存儲器裝置100的一部分的結構的俯視圖。圖1C展示沿圖1B的線IC的存儲器裝置100的所述部分的所述結構的側視圖。圖1D展示圖1B及圖1C的存儲器裝置100的一部分的透視圖。圖1E展示圖1B到圖1D的存儲器裝置100的控制柵極150、151、152及153、開口 (例如孔)175、176、177及178，以及電介質材料127的部分的結構的分解圖。圖1F展示具有開口 137的控制柵極150、151、152及153中的一者(例如控制柵極150)以及耦合到導電接觸件106的連接件146的分段146a及146c的結構的另一視圖。開口 137可用電介質材料127填充(圖1B到圖1E)。以下描述參考圖1B到圖1E。
[0028]如圖1B及圖1C中所展示，存儲器裝置100可包含襯底199，其可包含半導體襯底(例如硅襯底)。存儲器單元串131及132中的每一者(也展示于圖1A中)可包含從襯底199 (例如垂直于襯底199)向外延伸的主體130。例如，主體130可包含材料的組合的柱，其中所述柱的長度沿垂直于X方向及y方向的z方向延伸。如圖1C中所展示，存儲器裝置100可包含相對于z方向的不同裝置層級120、121、122、123及124。存儲器單元串131及132的存儲器單元110、111、112及113可分別位于襯底199上方的裝置層級120、121、122及123中。
[0029]主體130可包含可沿X方向形成于不同層中的不同材料。例如，主體130可包含能夠阻擋電荷的穿隧的電荷阻擋材料(例如，比如氮化硅等電介質材料)。所述電荷阻擋材料可直接接觸控制柵極150、151、152及153的材料。
[0030]主體130還可包含電荷存儲材料，其經布置使得電荷阻擋材料(如上文所提及)可介于所述電荷存儲材料與控制柵極150、151、152及153的材料之間。所述電荷存儲材料可提供電荷存儲功能以表示存儲于存儲器單元110、111、112及113中的信息的值。例如，所述電荷存儲材料可包含可經配置以捕捉電荷的電荷捕捉材料(例如SiN)。在另一實例中，所述電荷存儲材料可包含可為P型多晶娃或η型多晶娃的導電慘雜多晶娃。所述多晶硅可經配置以作為存儲器單元(例如存儲器單元110、111、112或113)