一種提高溝槽型vdmos器件柵氧化層擊穿電壓的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于半導(dǎo)體制造技術(shù)領(lǐng)域，具體涉及一種提高溝槽型VDMOS器件柵氧化層 擊穿電壓的方法。
【背景技術(shù)】
[0002] 對(duì)于溝槽型VDMOS器件而言，柵氧化層的擊穿電壓是非常重要的性能參數(shù)。如果 柵氧化層的擊穿電壓偏低，將會(huì)導(dǎo)致柵源間漏電（IGSS)失效比例增大，嚴(yán)重時(shí)甚至?xí)?dǎo)致 整個(gè)器件報(bào)廢。
[0003] 溝槽型VDMOS器件在其初始環(huán)區(qū)的制作工藝中，通常需要進(jìn)行離子注入以及刻蝕 等操作，其中刻蝕工藝包括濕法刻蝕和干法刻蝕。濕法刻蝕通常將刻蝕材料浸泡在腐蝕液 內(nèi)進(jìn)行腐蝕，其具有良好的選擇性和各向同性，橫向刻蝕的寬度都接近于垂直刻蝕的深度， 然而其在相鄰環(huán)間距較小的情況下并不適用；干法刻蝕利用等離子體進(jìn)行刻蝕，其具有良 好的各向異性，但無法進(jìn)行選擇性刻蝕，為了保證將初始氧化層刻蝕干凈，通常在干法刻蝕 時(shí)會(huì)進(jìn)行過刻。
[0004] 初始環(huán)區(qū)制作工藝過程中的這些操作極易對(duì)硅襯底的外延層表面造成損傷，從而 導(dǎo)致在損傷部位生長出的柵氧化層的質(zhì)量下降，擊穿電壓變低，最終導(dǎo)致器件IGSS失效。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明提供一種提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，該方法能夠有 效保護(hù)柵氧化層下方的外延層表面免受刻蝕和注入等工藝造成的損傷，顯著提高在硅襯底 的外延層表面生長的柵氧化層的擊穿電壓，從而保證了器件柵氧化層的質(zhì)量，并有效改善 IGSS失效比例。
[0006] 本發(fā)明提供的一種提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，包括如下步 驟：
[0007] 提供具有外延層的娃襯底；
[0008] 在所述硅襯底的外延層上形成初始氧化層；
[0009] 光刻、刻蝕，在所述初始氧化層上形成有源區(qū)圖形；
[0010] 注入離子，在所述有源區(qū)圖形下方的外延層內(nèi)部形成有源區(qū)；
[0011] 光刻，并依次進(jìn)行濕法刻蝕和干法刻蝕，在所述初始氧化層上形成環(huán)區(qū)圖形和柵 極圖形，在所述環(huán)區(qū)圖形和所述柵極圖形上方殘留有初始氧化層；
[0012] 注入離子，在所述環(huán)區(qū)圖形下方的外延層內(nèi)部形成環(huán)區(qū)；
[0013] 在所述柵極圖形上方形成柵極。
[0014] 根據(jù)本發(fā)明提供的提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，在所述硅襯 底的外延層上所形成的初始氧化層的厚度為8000~12000A。
[0015] 根據(jù)本發(fā)明提供的提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，在所述環(huán)區(qū) 圖形和柵極圖形上方殘留的初始氧化層的厚度為200~300A，優(yōu)選為250A。在所述環(huán)區(qū) 圖形和柵極圖形上方殘留的初始氧化層的厚度若太大，則會(huì)影響后續(xù)的環(huán)區(qū)注入；而殘留 的初始氧化層的厚度若太小，則不利于對(duì)柵極圖形下方的外延層形成保護(hù)，進(jìn)而無法保障 在外延層表面所生長的柵氧化層的質(zhì)量。
[0016] 根據(jù)本發(fā)明提供的提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，所述濕法刻 蝕所刻蝕掉的初始氧化層的厚度為5000~7000A。
[0017] 根據(jù)本發(fā)明提供的提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，在所述柵極 圖形上方形成柵極具體包括：在所述柵極圖形上方殘留的初始氧化層上形成柵氧化層，并 在所述柵氧化層上形成多晶硅層。
[0018] 根據(jù)本發(fā)明提供的提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，所述柵氧化 層的厚度為500~2000A。
[0019] 根據(jù)本發(fā)明提供的提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，所述多晶硅 層的厚度為6000~丨OOOOA。
[0020] 本發(fā)明提供的提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法能夠有效保護(hù)柵 氧化層下方的外延層表面免受刻蝕和注入等工藝造成的損傷，從而顯著提高硅襯底外延層 表面生長的柵氧化層的擊穿電壓，進(jìn)行保證了柵氧化層的質(zhì)量并有效改善了 IGSS失效比 例。
【附圖說明】
[0021] 圖1為實(shí)施例1的形成有初始氧化層的硅襯底的剖面結(jié)構(gòu)示意圖；
[0022] 圖2為實(shí)施例1的有源區(qū)形成過程的剖面結(jié)構(gòu)示意圖；
[0023] 圖3為實(shí)施例1的形成有有源區(qū)的娃襯底的俯視結(jié)構(gòu)不意圖；
[0024] 圖4為實(shí)施例1的環(huán)區(qū)形成過程的剖面結(jié)構(gòu)示意圖；
[0025] 圖5為實(shí)施例1的形成有環(huán)區(qū)和柵極的硅襯底的俯視結(jié)構(gòu)示意圖；
[0026] 圖6為對(duì)照例1的環(huán)區(qū)形成過程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0027] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明的附圖和實(shí)施 例，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明 一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有 做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0028] 實(shí)施例1
[0029] 本發(fā)明的一種提高溝槽型VDMOS器件柵氧化層擊穿電壓的方法，可以包括如下步 驟：
[0030] 步驟1、提供具有外延層的娃襯底；
[0031] 具體如圖1所示，所述具有外延層的硅襯底可以是本領(lǐng)域常規(guī)的外延片，也可以 采用本領(lǐng)域常規(guī)的方法在硅襯底1上生長出外延層2 ;在本實(shí)施例中，可以在N+硅襯底1的 一側(cè)表面上形成N型外延層2。
[0032] 步驟2、在所述硅襯底的外延層上形成初始氧化層；
[0033] 具體地，可以采用濕法氧化在所述硅襯底1的外延層2上形成厚度為 8000~12000A的初始氧化層3 ;在本實(shí)施例中，所形成的初始氧化層3的厚度可以為 10000A,濕法氧化的溫度可以為95〇°C。
[0034] 步驟3、光刻、刻蝕，在所述初始氧化層上形成有源區(qū)圖形；
[0035] 具體如圖2所示，可以通過在所述初始氧化層3上旋涂光刻膠，通過掩膜版進(jìn)行曝 光后顯影，形成具有有源區(qū)圖形的光刻膠層（圖中未示出），然后以該光刻膠層作為掩膜進(jìn) 行刻蝕，從而在所述初始氧化層3上形成有源區(qū)圖形；在本實(shí)施例中，可以采用濕法刻蝕形 成有源區(qū)圖形，例如可以氫氟酸（BOE)進(jìn)行所述濕法刻蝕。
[0036] 步驟4、注入離子，在所述有源區(qū)圖形下方的外延層內(nèi)部形成有源區(qū)；
[0037] 具體地，可以采用本領(lǐng)域常規(guī)方法進(jìn)行離子注入（圖2箭頭所示)，使離子通過所述 有源區(qū)圖形進(jìn)入到其下方的外延層2中，經(jīng)熱驅(qū)入后，在有源區(qū)圖形下方的外延層2內(nèi)部形 成有源區(qū)4 (如圖3所示)。
[0038] 步驟5、光刻，并依次進(jìn)行濕法刻蝕和干法刻蝕，在所述初始氧化層上形成環(huán)區(qū)圖