半導(dǎo)體器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域技術(shù)，特別涉及半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，載流子遷移率增強(qiáng)技術(shù)獲得了廣泛的研究和應(yīng)用，提高溝道區(qū)的載流子遷移率能夠增大半導(dǎo)體器件的驅(qū)動(dòng)電流，提高器件的性能。
[0003]現(xiàn)有半導(dǎo)體器件制作工藝中，由于應(yīng)力可以改變硅材料的能隙和載流子遷移率，因此通過(guò)應(yīng)力來(lái)提高半導(dǎo)體器件的性能成為越來(lái)越常用的手段。具體地，通過(guò)適當(dāng)控制應(yīng)力，可以提高載流子(NMOS器件中的電子，PMOS器件中的空穴)遷移率，進(jìn)而提高驅(qū)動(dòng)電流，以此極大地提高半導(dǎo)體器件的性能。
[0004]目前，采用嵌入式鍺硅(Embedded SiGe)技術(shù)，即在需要形成源區(qū)和漏區(qū)的區(qū)域先形成鍺硅材料，然后再進(jìn)行摻雜形成PMOS器件的源區(qū)和漏區(qū)；鍺硅材料的晶格常數(shù)大于硅材料的晶格常數(shù)，形成所述鍺硅材料是為了引入硅和鍺硅(SiGe)之間晶格失配形成的壓應(yīng)力，以提高PMOS器件的性能；采用嵌入式碳硅(Embedded SiC)技術(shù)，即在需要形成源區(qū)和漏區(qū)的區(qū)域先形成碳硅材料，然后再進(jìn)行摻雜形成NMOS半導(dǎo)體器件的源區(qū)和漏區(qū)；碳硅材料的晶格常數(shù)小于硅材料的晶格常數(shù)，形成所述碳硅材料是為了引入硅和碳硅(SiC)之間晶格失配形成的拉應(yīng)力，以提聞NMOS器件的性能。
[0005]但是在實(shí)際應(yīng)用中發(fā)現(xiàn)，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的載流子遷移率提高的程度有限，不足以滿足提高半導(dǎo)體器件的運(yùn)行速度的需求，且存在短溝道效應(yīng)等問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件及其形成方法，提高半導(dǎo)體器件溝道區(qū)載流子遷移率，提高半導(dǎo)體器件的運(yùn)行速度，改善短溝道效應(yīng)。
[0007]為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有偽柵極結(jié)構(gòu)；采用第一刻蝕工藝刻蝕所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成第一凹槽；形成填充滿所述第一凹槽的材料層；對(duì)所述材料層進(jìn)行摻雜，形成摻雜區(qū)；采用第二刻蝕工藝刻蝕去除所述偽柵極結(jié)構(gòu)、以及位于所述偽柵極結(jié)構(gòu)底部的部分厚度的半導(dǎo)體襯底，形成第二凹槽，且形成的第二凹槽具有凹陷的底部形貌；在所述第二凹槽的底部形成柵介質(zhì)層，在所述柵介質(zhì)層表面形成柵導(dǎo)電層，且所述柵導(dǎo)電層填充滿所述第二凹槽，所述柵導(dǎo)電層和柵介質(zhì)層形成柵極結(jié)構(gòu)。
[0008]可選的，所述第一刻蝕工藝為各向同性刻蝕。
[0009]可選的，所述各向同性刻蝕為濕法刻蝕，所述濕法刻蝕的刻蝕液體為氫氟酸溶液。
[0010]可選的，采用選擇性外延工藝形成所述材料層。
[0011]可選的，所述材料層包括位于第一材料層和位于第一材料層表面的第二材料層，且所述第二材料層的頂部高于半導(dǎo)體襯底表面。
[0012]可選的，所述摻雜區(qū)包括輕摻雜區(qū)和重?fù)诫s區(qū)，對(duì)所述第一材料層進(jìn)行第一摻雜形成輕摻雜區(qū)，對(duì)所述第二材料層進(jìn)行第二摻雜形成重?fù)诫s區(qū)，所述第一摻雜和第二摻雜的摻雜類型相同，且所述第二摻雜濃度大于第一摻雜濃度。
[0013]可選的,所述第一摻雜和第二摻雜為原位摻雜。
[0014]可選的，所述第一材料層和第二材料層的材料為Si或SiC，所述第一摻雜和第二摻雜的摻雜離子為N型離子，所述第一摻雜濃度為5E19atom/cm3至lE20atom/cm3，所述第二慘雜濃度為 lE20atom/cm3 至 5E21atom/cm3。
[0015]可選的，所述第一材料層的材料為SiC，N型離子為P時(shí)，采用選擇性外延工藝形成所述第一材料層的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體、碳源氣體、磷源氣體、HCl和H2，其中，硅源氣體為SiH4、SiH2Cl2或Si2H6,碳源氣體為C3H8或C2H6,磷源氣體為PH3,其中，硅源氣體流量為5sccm至500sccm,碳源氣體流量為5sccm至500sccm,磷源氣體流量為5sccm至500sccm, HCl氣體流量為Isccm至300sccm，H2流量為100sccm至50000sccm，反應(yīng)腔室壓強(qiáng)為0.05托至50托，腔室溫度為450度至800度。
[0016]可選的，所述第一材料層和第二材料層的材料為Si或SiGe，所述第一摻雜和第二摻雜的摻雜離子為P型離子，所述第一摻雜濃度為5E15atom/cm3至lE18atom/cm3，所述第二慘雜濃度為 lE18atom/cm3 至 5E20atom/cm3。
[0017]可選的，所述第一材料層的材料為SiGe，P型離子為B時(shí)，采用選擇性外延工藝形成所述第一材料層的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體、鍺源氣體、硼源氣體、HCl和H2,硅源氣體為SiH4、SiH2Cl2或Si2H6,鍺源氣體為GeH4,硼源氣體為B2H6，其中，硅源氣體流量為5sccm至500sccm,錯(cuò)源氣體流量為5sccm至500sccm,砸源氣體流量為5sccm至500sccm,HCl流量為Isccm至300sccm，H2流量為100sccm至50000sccm，反應(yīng)腔室壓強(qiáng)為0.05托至50托，腔室溫度為400度至900度。
[0018]可選的，所述第二刻蝕為干法刻蝕。
[0019]可選的，所述半導(dǎo)體襯底為單層結(jié)構(gòu)或多層結(jié)構(gòu)；所述半導(dǎo)體襯底為單層結(jié)構(gòu)時(shí)，所述半導(dǎo)體襯底為硅襯底、鍺襯底或鍺硅襯底；所述半導(dǎo)體襯底為多層結(jié)構(gòu)時(shí)，所述半導(dǎo)體襯底包括第一襯底、位于第一襯底表面的第二襯底。
[0020]可選的，所述第一襯底為硅襯底，所述第二襯底為鍺硅襯底或鍺襯底。
[0021]可選的，在所述柵極結(jié)構(gòu)頂部形成記憶應(yīng)力層。
[0022]本發(fā)明還提供一種半導(dǎo)體器件，包括:半導(dǎo)體襯底；位于半導(dǎo)體襯底內(nèi)的第一凹槽；填充滿所述第一凹槽的材料層；位于材料層內(nèi)的摻雜區(qū)；位于相鄰第一凹槽之間的半導(dǎo)體襯底內(nèi)的第二凹槽，且所述第二凹槽具有凹陷的底部形貌；位于第二凹槽底部表面的柵介質(zhì)層；位于柵介質(zhì)層表面的柵導(dǎo)電層。
[0023]可選的，所述材料層包括第一材料層和位于第一材料層表面的第二材料層，且所述第一材料層與溝道區(qū)的距離更近。
[0024]可選的，摻雜區(qū)包括輕摻雜區(qū)和重?fù)诫s區(qū)，所述輕摻雜區(qū)位于第一材料層內(nèi)，所述重?fù)诫s區(qū)位于第二材料層內(nèi)。
[0025]可選的，所述第一材料層和第二材料層的材料為Si或SiC，所述輕摻雜區(qū)和重?fù)诫s區(qū)的摻雜離子為N型離子。
[0026]可選的，所述第一材料層和第二材料層的材料為Si或SiGe，所述輕摻雜區(qū)和重?fù)诫s區(qū)的摻雜離子為P型離子。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0028]本發(fā)明提供的半導(dǎo)體器件的形成方法，采用第二刻蝕工藝刻蝕去除偽柵極結(jié)構(gòu)后，繼續(xù)刻蝕位于偽柵極結(jié)構(gòu)底部的部分厚度的半導(dǎo)體襯底，形成第二凹槽，且所述第二凹槽具有凹陷的底部形貌；在所述第二凹槽內(nèi)形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和位于柵介質(zhì)層表面的柵導(dǎo)電層；與現(xiàn)有技術(shù)相比，本發(fā)明形成的柵介質(zhì)層的長(zhǎng)度增加，從而增加了溝道區(qū)的有效長(zhǎng)度，改善了短溝道效應(yīng)，優(yōu)化半導(dǎo)體器件的電學(xué)性能，并且滿足了器件小型化的發(fā)展趨勢(shì)。
[0029]并且，在具有凹槽底部形貌的第二凹槽內(nèi)形成柵極結(jié)構(gòu)后，柵極結(jié)構(gòu)向其底部?jī)蓚?cè)區(qū)域施加應(yīng)力作用，使得第一材料層和第二材料層向溝道區(qū)施加的應(yīng)力層作用增強(qiáng)，從而提高半導(dǎo)體器件的載流子遷移率，提高半導(dǎo)體器件的運(yùn)行速度。
[0030]進(jìn)一步，第一刻蝕工藝為各向同性刻蝕，除刻蝕側(cè)墻兩側(cè)的半導(dǎo)體襯底外，還刻蝕去除位于側(cè)墻下方的半導(dǎo)體襯底形成第一凹槽；形成填充第一凹槽的第一材料層，所述第一材料層部分位于側(cè)墻下方，對(duì)第一材料層進(jìn)行第一摻雜形成輕摻雜區(qū)；所述輕摻雜區(qū)的形成改善了熱載流子效應(yīng)，并且，降低了重?fù)诫s區(qū)的摻雜離子向溝道區(qū)擴(kuò)散的能力，有效的改善了源漏穿通效應(yīng)。
[0031]更進(jìn)一步，所述第一材料層和第二材料層的材料為SiC或SiGe，第一材料層和第二材料層向半導(dǎo)體器件溝道區(qū)施加應(yīng)力作用，進(jìn)一步提高半導(dǎo)體器件的載流子遷移率，從而進(jìn)一步提高半導(dǎo)體器件的運(yùn)行速度。
[0032]本發(fā)明還提供結(jié)構(gòu)性能優(yōu)異的半導(dǎo)體器件，其中，柵介質(zhì)層位于具有凹陷底部形貌的第二凹槽內(nèi)，柵介質(zhì)層的長(zhǎng)度得到增加，柵介質(zhì)層控制的溝道區(qū)長(zhǎng)度增加，從而增加了半導(dǎo)體器件溝道區(qū)的有效長(zhǎng)度，有利于改善半導(dǎo)體器件的短溝道效應(yīng)，且滿足器件小型化的發(fā)展趨勢(shì)。
[0033]并且，柵