半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域技術(shù)，特別涉及半導(dǎo)體器件的形成方法。
【背景技術(shù)】
[0002]集成電路尤其超大規(guī)模集成電路的主要半導(dǎo)體器件是金屬-氧化物-半導(dǎo)體場效應(yīng)管(M0S晶體管)。隨著集成電路制作技術(shù)的不斷發(fā)展，半導(dǎo)體器件技術(shù)節(jié)點(diǎn)不斷減小，半導(dǎo)體器件的幾何尺寸遵循摩爾定律不斷縮小。
[0003]隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件的特征尺寸(⑶)已經(jīng)進(jìn)入亞微米階段。為了得到更快的運(yùn)算速度、更大的數(shù)據(jù)存儲(chǔ)量以及更多的功能，半導(dǎo)體集成電路不斷向更高的元件密度、高集成度方向發(fā)展。作為集成電路基本單元的金屬氧化物半導(dǎo)體器件的柵極長度變得越來越短，相應(yīng)地，柵極下方的溝道長度變得較以往更短，溝道長度的減小使得短溝道效應(yīng)(SCE:Short Channel Effect)越來越明顯。
[0004]現(xiàn)有技術(shù)中，半導(dǎo)體器件的形成工藝采用了 LDD (輕摻雜區(qū))工藝，也稱為源漏延伸擴(kuò)展區(qū)(Source Drain extens1n),所述LDD工藝在一定程度上可以緩解半導(dǎo)體器件的短溝道效應(yīng)。
[0005]然而，在實(shí)際半導(dǎo)體器件的形成工藝中發(fā)現(xiàn)，盡管采用了 LDD工藝，半導(dǎo)體器件中的短溝道效應(yīng)仍然存在，半導(dǎo)體器件的電學(xué)性能仍有待提高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種優(yōu)化的半導(dǎo)體器件的形成方法，減少硼離子向溝道區(qū)擴(kuò)散，改善半導(dǎo)體器件的短溝道效應(yīng)。
[0007]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)形成偏移側(cè)墻；對(duì)所述偏移側(cè)墻進(jìn)行第一摻雜和第二摻雜，且第一摻雜捕獲偏移側(cè)墻中的缺陷，第二摻雜提高偏移側(cè)墻靠近半導(dǎo)體襯底表面區(qū)域的摻雜離子含量；以所述偏移側(cè)墻為掩膜，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成輕摻雜區(qū)，且所述輕摻雜區(qū)的摻雜離子類型與第二摻雜的摻雜離子類型相同；在所述偏移側(cè)墻的側(cè)壁形成主側(cè)墻；以所述主側(cè)墻為掩膜，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成重?fù)诫s區(qū)，所述重?fù)诫s區(qū)的摻雜離子與輕摻雜區(qū)的摻雜離子類型相同。
[0008]可選的，所述第二摻雜為至少對(duì)偏移側(cè)墻靠近半導(dǎo)體襯底表面的區(qū)域進(jìn)行的摻雜。
[0009]可選的，所述第一摻雜為碳摻雜，所述第二摻雜為硼摻雜。
[0010]可選的，所述碳摻雜和硼摻雜為原位摻雜。
[0011]可選的，所述偏移側(cè)墻的形成步驟包括:形成覆蓋柵極結(jié)構(gòu)和半導(dǎo)體襯底的偏移側(cè)墻層，且所述偏移側(cè)墻層的形成工藝包括碳源和硼源；回刻蝕所述偏移側(cè)墻層，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底表面形成偏移側(cè)墻。
[0012]可選的，所述偏移側(cè)墻的材料中碳原子濃度為2E20atom/cm3至lE22atom/cm3,硼原子濃度為 lE19atom/cm3 至 lE22atom/cm3。
[0013]可選的，所述偏移側(cè)墻層的厚度為10埃至150埃。
[0014]可選的，采用化學(xué)氣相沉積、物理氣相沉積或原子層沉積工藝形成所述偏移側(cè)墻層。
[0015]可選的，所述化學(xué)氣相沉積工藝的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體、氨源氣體、碳源氣體和硼源氣體，硅源氣體為SiH4或SiH2Cl2，氨源氣體為NH3，碳源氣體為C2H4、C2H6或C3H8，硼源氣體為B2H6，其中，硅源氣體流量為10sccm至5000sccm，氨源氣體流量為200sccm至50000sccm,碳源氣體流量為10sccm至50000sccm,砸源氣體流量為10sccm至50000sccm,反應(yīng)腔室溫度為400度至650度，腔室壓強(qiáng)為0.1托至2托。
[0016]可選的，所述回刻蝕為各向異性刻蝕。
[0017]可選的，所述各向異性刻蝕工藝為干法刻蝕，所述干法刻蝕工藝的工藝參數(shù)為:刻蝕氣體包括CHF3、O2和Ar, CHF3流量為1sccm至10sccm, O2的流量為30sccm至50sccm,Ar的流量為50sccm至70sccm，反應(yīng)腔室壓強(qiáng)為O毫托至5毫托，源功率為200瓦至1000瓦，偏置電壓為200V至1000V。
[0018]可選的，采用離子注入工藝形成所述輕摻雜區(qū)。
[0019]可選的，所述離子注入工藝的工藝參數(shù)為:注入離子為B或BF2，注入能量為Ikev至 1kev,注入劑量為 5E13atom/cm2 至 5E15atom/cm2。
[0020]可選的，在形成所述輕摻雜區(qū)前或之后，在半導(dǎo)體襯底內(nèi)形成口袋區(qū)，且所述口袋區(qū)的摻雜離子類型與輕摻雜區(qū)的摻雜離子類型相反。
[0021]可選的，在形成所述輕摻雜區(qū)之后，對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理。
[0022]可選的，所述退火處理的工藝參數(shù)為:退火溫度為800度至1050度，退火時(shí)長為0.2毫秒至10秒。
[0023]可選的，在所述偏移側(cè)墻的側(cè)壁形成主側(cè)墻之后，還包括步驟:在主側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成凹槽；采用選擇性外延工藝形成填充滿所述凹槽的應(yīng)力層。
[0024]可選的，所述應(yīng)力層的材料為SiGe或SiGeB。
[0025]可選的，所述應(yīng)力層的材料為SiGeB時(shí)，所述選擇性外延工藝的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體、鍺源氣體、硼源氣體、HCl和H2，硅源氣體為SiH4、SiH2Cl2或Si2H6，鍺源氣體為GeH4，硼源氣體為B2H6，其中，硅源氣體流量為5SCCm至500SCCm，鍺源氣體流量為5sccm至500sccm,砸源氣體流量為5sccm至500sccm,HCl氣體流量為Isccm至300sccm,H2流量為100sccm至50000sccm，反應(yīng)腔室壓強(qiáng)為0.05托至50托，腔室溫度為400度至900度。
[0026]可選的，形成的半導(dǎo)體器件為PMOS晶體管或CMOS晶體管。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0028]本發(fā)明技術(shù)方案中，對(duì)偏移側(cè)墻進(jìn)行第一摻雜，所述第一摻雜捕獲偏移側(cè)墻中的缺陷，使得偏移側(cè)墻中的缺陷擴(kuò)散的能力降低；后續(xù)在以偏移側(cè)墻為掩膜形成輕摻雜區(qū)時(shí)，偏移側(cè)墻中也具有輕摻雜區(qū)的摻雜離子；本發(fā)明降低了偏移側(cè)墻中缺陷的擴(kuò)散速度，從而降低了偏移側(cè)墻中的摻雜離子隨缺陷的擴(kuò)散而擴(kuò)散的能力，防止偏移側(cè)墻中的摻雜區(qū)離子擴(kuò)散進(jìn)入偏移側(cè)墻下方的半導(dǎo)體襯底內(nèi)，避免輕摻雜區(qū)與溝道區(qū)的距離過近，進(jìn)而改善半導(dǎo)體器件的短溝道效應(yīng)。
[0029]同時(shí)，第一摻雜可以提高偏移側(cè)墻的抗腐蝕能力，防止偏移側(cè)墻的寬度在后續(xù)刻蝕工藝中減小，后續(xù)在偏移側(cè)墻側(cè)壁形成主側(cè)墻后，以主側(cè)墻為掩膜形成的重?fù)诫s區(qū)與溝道區(qū)距離較遠(yuǎn)，降低重?fù)诫s區(qū)摻雜離子擴(kuò)散至溝道區(qū)的幾率，改善半導(dǎo)體器件的短溝道效應(yīng)。
[0030]并且，由于本發(fā)明中偏移側(cè)墻中的摻雜離子難以擴(kuò)散進(jìn)入偏移側(cè)墻下方的半導(dǎo)體襯底內(nèi)，使得偏移側(cè)墻下方的半導(dǎo)體襯底內(nèi)摻雜離子濃度低；本發(fā)明技術(shù)方案中，對(duì)偏移側(cè)墻進(jìn)行第二摻雜，第二摻雜至少提高偏移側(cè)墻靠近半導(dǎo)體襯底表面區(qū)域的摻雜離子含量，且所述第二摻雜的摻雜離子類型與輕摻雜區(qū)的摻雜離子類型相同，改善重?fù)诫s區(qū)與偏移側(cè)墻下方的半導(dǎo)體襯底內(nèi)摻雜離子濃度差過大的問題，從而防止重?fù)诫s區(qū)的摻雜離子向溝道區(qū)擴(kuò)散嚴(yán)重，并且改善由于濃度差較大造成的結(jié)電阻較大的問題；因此本發(fā)明進(jìn)一步改善了半導(dǎo)體器件的短溝道效應(yīng)，并且半導(dǎo)體襯底內(nèi)的結(jié)電阻小，形成的半導(dǎo)體器件的響應(yīng)速度快。
[0031]進(jìn)一步，第一摻雜和第二摻雜為原位摻雜，米用原位摻雜工藝避免了第一摻雜和第二摻雜的摻雜離子進(jìn)入半導(dǎo)體襯底內(nèi)，避免半導(dǎo)體襯底內(nèi)的摻雜區(qū)受到第一摻雜和第二摻雜的影響，提高半導(dǎo)體器件的可靠性。
[0032]更進(jìn)一步，本發(fā)明技術(shù)方案中，在半導(dǎo)體襯底內(nèi)形成了應(yīng)力層，所述應(yīng)力層增加了對(duì)半導(dǎo)體器件溝道區(qū)的應(yīng)力作用，從而提高溝道區(qū)載流子遷移率，提高半導(dǎo)體器件的運(yùn)行速度，優(yōu)化半導(dǎo)體器件的電學(xué)性能。
【附圖說明】
[0033]圖1為本發(fā)明一實(shí)施例提供的形成半導(dǎo)體器件的流程示意圖；
[0034]圖2至圖10為本發(fā)明另一實(shí)施例提供的半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0035]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的半導(dǎo)體器件中存在短溝道效應(yīng)。
[0036]為解決上述問題，針對(duì)半導(dǎo)體器件的形成方法進(jìn)行研究，半導(dǎo)體器件的形成方法包括以下步驟，請(qǐng)參考圖1:步驟S1、提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)具有隔離結(jié)構(gòu)；步驟S2、對(duì)所述隔離結(jié)構(gòu)之間的半導(dǎo)體襯底進(jìn)行摻雜，形成摻雜阱區(qū)；步驟S3 ;在所述半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵介質(zhì)層和柵電極層；步驟S4、形成覆蓋所述柵極結(jié)構(gòu)和半導(dǎo)體襯底的偏移側(cè)墻層，所述偏移側(cè)墻層的材料為氮化硅；步驟S5、回刻蝕所述偏移側(cè)墻層，去除柵極結(jié)構(gòu)頂部和半導(dǎo)體襯底表面的偏移側(cè)墻層，在所述柵極結(jié)構(gòu)兩側(cè)形成偏移側(cè)墻；步驟S6、以所述柵極結(jié)構(gòu)和偏移側(cè)墻為掩膜，對(duì)柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行離子注入，形成輕摻雜區(qū)；步驟S7、在所述偏移側(cè)墻側(cè)