金屬帶保護(hù)環(huán)溝槽短接本體區(qū)以縮小端接區(qū)的結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要關(guān)于半導(dǎo)體功率器件。更確切的說，本發(fā)明是關(guān)于為場(chǎng)平衡金屬氧化物場(chǎng)效應(yīng)晶體管(FBMS)制備增強(qiáng)型功率器件結(jié)構(gòu)的新配置和新方法。
【背景技術(shù)】
[0002]配置和制備高壓半導(dǎo)體功率器件的傳統(tǒng)技術(shù)，由于存在各種取舍，進(jìn)一步提高器件性能的話，仍然面臨許多困難和局限。在垂直半導(dǎo)體功率器件中，性能屬性之一的漏源電阻(即導(dǎo)通狀態(tài)電阻，常用RdsA表示，即RdsX有源區(qū)面積)與功率器件可承受的擊穿電壓之間存在取舍關(guān)系。擊穿電壓(BV)和RdsA之間普遍認(rèn)可的關(guān)系為:RdsA正比于(BV) 2_5。為了降低RdsA，需要制備一個(gè)較高摻雜濃度的外延層。然而，重?fù)诫s的外延層也會(huì)降低半導(dǎo)體功率器件可承受的擊穿電壓。
[0003]為解決這些性能取舍所帶來的困難與局限，我們已研宄了多種器件結(jié)構(gòu)。圖1A表示傳統(tǒng)浮島的和厚底部溝槽氧化物金屬氧化物半導(dǎo)體(FITMOS)剖面圖，場(chǎng)效應(yīng)晶體管(FET)在溝槽柵極中配有厚底部氧化物，在溝槽柵極下方配有浮動(dòng)P-摻雜島，以改善電場(chǎng)形狀。浮島中的P-摻雜物的電荷濃度，可以使N-外延摻雜濃度增大，從而降低RdsA。另夕卜，溝槽柵極中的厚底部氧化物降低了柵漏耦合，從而降低了柵漏電荷Qgd。該器件的頂部外延層和浮島附近底層上還可以承載較高的擊穿電壓。然而，開關(guān)時(shí)，浮動(dòng)P區(qū)的存在會(huì)產(chǎn)生較高的動(dòng)態(tài)導(dǎo)通電阻。
[0004]在美國專利US 5，673，898中，Baliga提出了一種功率晶體管，專用于提供高擊穿電壓和低導(dǎo)通狀態(tài)電阻。如圖1B所示的功率晶體管為在半導(dǎo)體襯底中的垂直場(chǎng)效應(yīng)晶體管，包括溝槽，其底部在漂流區(qū)中作為絕緣柵電極，用于根據(jù)導(dǎo)通柵極偏壓，調(diào)制通道和漂流區(qū)的導(dǎo)電性。絕緣柵電極包括溝槽中的導(dǎo)電柵極以及絕緣區(qū)，絕緣區(qū)內(nèi)襯通道和漂流區(qū)附近的溝槽側(cè)壁。絕緣區(qū)在溝槽側(cè)壁和柵極之間具有不均勻的橫截面，通過抑制溝槽底部高電場(chǎng)擁擠的發(fā)生，增強(qiáng)了晶體管的正向電壓閉鎖能力。絕緣區(qū)的厚度沿漂流區(qū)附近的部分側(cè)壁較大，沿通道區(qū)附近的部分側(cè)壁較小。漂流區(qū)也是非均勻摻雜，具有線性分級(jí)的摻雜結(jié)構(gòu)，從漏極區(qū)到通道區(qū)的方向減小，以提供低導(dǎo)通狀態(tài)電阻。在該器件中的電荷補(bǔ)償通過柵極電極獲得。然而，大型柵極電極的存在會(huì)使該結(jié)構(gòu)的柵漏電容顯著增大，導(dǎo)致較高的開關(guān)損耗。另外，在漂流區(qū)中形成線性分級(jí)摻雜，也增加了額外的制備復(fù)雜性。
[0005]在美國專利US 7，335，944中，Baner jee等人提出了如圖1C所示的晶體管，包括在半導(dǎo)體襯底中限定臺(tái)面結(jié)構(gòu)的第一和第二溝槽。第一和第二場(chǎng)板構(gòu)件分別設(shè)置在第一和第二溝槽中，每個(gè)第一和第二側(cè)壁構(gòu)件都通過一個(gè)電介質(zhì)層，與臺(tái)面結(jié)構(gòu)隔開。臺(tái)面結(jié)構(gòu)包括多個(gè)部分，每個(gè)部分都有基本恒定的摻雜濃度梯度，一個(gè)部分的梯度至少比另一部分的梯度高10%，也就是說漂流區(qū)中摻雜結(jié)構(gòu)梯度作為漂流區(qū)垂直深度的函數(shù)變化。每個(gè)場(chǎng)板都電連接到源極電極。在該器件中，通過漏極端源極的場(chǎng)板獲得電荷補(bǔ)償。然而，這種結(jié)構(gòu)的制備非常復(fù)雜，需要很深的溝槽和很厚的襯里氧化物。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提出一種半導(dǎo)體功率器件的新型器件結(jié)構(gòu)和制備方法，在降低導(dǎo)通電阻的同時(shí)，提高功率器件可承受的擊穿電壓，從而解決現(xiàn)有技術(shù)的上述困難與局限。
[0007]因此，本發(fā)明的一個(gè)方面在于，提出了一種新型、改良的器件結(jié)構(gòu)和制備方法，用于提供具有低RdsA的同時(shí)保持較高的擊穿電壓的半導(dǎo)體功率器件，尤其是在端接區(qū)中提供高擊穿電壓的同時(shí)，減小端接區(qū)的尺寸。
[0008]本發(fā)明的另一方面在于，提出了一種新型、改良的器件結(jié)構(gòu)和制備方法，用于提供在端接區(qū)的第一端接區(qū)中配有金屬帶結(jié)構(gòu)的半導(dǎo)體功率器件，通過捆扎和短接兩個(gè)或兩個(gè)以上的鄰近溝槽到P-本體區(qū)創(chuàng)建電場(chǎng)死區(qū)，增大了第一端接區(qū)中電壓降低的速度，從而在不犧牲擊穿電壓值的情況下，減小端接區(qū)。
[0009]本發(fā)明的較佳實(shí)施例主要提出了一種形成在第一導(dǎo)電類型的半導(dǎo)體襯底上的半導(dǎo)體功率器件，包括一個(gè)有源區(qū)和一個(gè)端接區(qū)，端接區(qū)包圍著有源區(qū)并且設(shè)置在半導(dǎo)體襯底的邊緣附近。端接區(qū)包括多個(gè)溝槽，用導(dǎo)電材料填充，并通過沿溝槽側(cè)壁和溝槽底面延伸的電介質(zhì)層絕緣，其中溝槽垂直延伸穿過半導(dǎo)體襯底頂面附近的第二導(dǎo)電類型的本體區(qū)，并延伸穿過第一導(dǎo)電類型的表面屏蔽區(qū)。第二導(dǎo)電類型的摻雜區(qū)設(shè)置在表面屏蔽區(qū)的底部，穿過并包圍著溝槽底部延伸。至少兩個(gè)金屬接頭設(shè)置在半導(dǎo)體襯底的頂面上方，其中每個(gè)金屬接頭都將至少兩個(gè)鄰近溝槽短接至本體區(qū)，形成一個(gè)死區(qū)。
[0010]閱讀以下詳細(xì)說明并參照附圖之后，本發(fā)明的這些和其他的特點(diǎn)和優(yōu)勢(shì)，對(duì)于本領(lǐng)域的技術(shù)人員而言，無疑將顯而易見。
【附圖說明】
[0011]圖1A至IC所示的剖面圖，表示傳統(tǒng)半導(dǎo)體功率器件的三種不同結(jié)構(gòu)。
[0012]圖1D表示場(chǎng)平衡MOSFET (FBM)器件的示意圖。
[0013]圖2A表示一種原有技術(shù)的掩埋保護(hù)環(huán)端接結(jié)構(gòu)的示意圖。
[0014]圖2B表示一種原有技術(shù)的結(jié)型端接延伸端接結(jié)構(gòu)的示意圖。
[0015]圖3A表示依據(jù)本發(fā)明的第一實(shí)施例，帶有有源區(qū)和端接區(qū)的器件晶片的俯視圖。
[0016]圖3B所示端接區(qū)的剖面圖，表示本發(fā)明的第一實(shí)施例的電勢(shì)輪廓。
[0017]圖4A-4C表示依據(jù)本發(fā)明的第一實(shí)施例，端接區(qū)內(nèi)三種不同的端接區(qū)剖面圖。
[0018]圖5A表示依據(jù)本發(fā)明的第二實(shí)施例，帶有有源區(qū)和端接區(qū)的器件晶片俯視圖。
[0019]圖5B所示端接區(qū)的剖面圖，表示本發(fā)明的第二實(shí)施例的電勢(shì)輪廓。
[0020]圖6A-6B表示依據(jù)本發(fā)明的第二實(shí)施例，端接區(qū)內(nèi)兩種不同端接區(qū)的剖面圖。
[0021]圖7A表示端接區(qū)的帶有金屬條結(jié)構(gòu)的可選擇的實(shí)施例的剖面圖圖7B表示比較第一端接區(qū)中電壓降低速率的示意圖。
[0022]圖8A表示依據(jù)本發(fā)明的一個(gè)可選實(shí)施例，端接結(jié)構(gòu)的剖面圖。
[0023]圖SB所示剖面圖表示帶有溝槽結(jié)構(gòu)的獨(dú)立溝槽。
【具體實(shí)施方式】
[0024]如同本申請(qǐng)案中所引用的美國專利申請(qǐng)案US 13/561，300的記載，圖1D表示場(chǎng)平衡金屬氧化物場(chǎng)效應(yīng)晶體管(FBM)10的增強(qiáng)型器件結(jié)構(gòu)，其中只有當(dāng)導(dǎo)通狀態(tài)電阻RdsA增加最少時(shí)，F(xiàn)BM器件100的擊穿電壓BV才能顯著增大。確切地說，在FBM器件100中，BV在表面屏蔽區(qū)104和電壓閉鎖區(qū)103之間分裂。在一個(gè)實(shí)施例中，F(xiàn)BM器件的BV為660V，其中表面屏蔽區(qū)104承載140V，電壓閉鎖區(qū)103承載電壓520V。電壓閉鎖區(qū)103作為傳統(tǒng)的外延層(印1-)，遵守RdsA正比于(BV) 2 5的函數(shù)關(guān)系，因此電壓閉鎖區(qū)103承載的電壓從660V降至520V的比例為(660/520) 2 5=1.81，器件的RdsA也會(huì)成比例地降低。例如，如果對(duì)于必須承載整個(gè)660V電壓的外延層來說，器件的RdsA最初為82m Qcm 2，那么對(duì)于需承載520V電壓的電壓閉鎖區(qū)103來說，降低后的RdsA只需45.2mQcm2O
[0025]雖然配置表面屏蔽區(qū)104有利于承載剩余電壓，同時(shí)只增加一小部分可忽略的電阻，但是為了完成這種配置，必須將表面屏蔽區(qū)104作為重?fù)诫s區(qū)，以維持很低的RdsA。摻雜濃度很高時(shí)，僅靠外延層無法承載足夠的電壓。因此，表面屏蔽區(qū)104必須電荷補(bǔ)償。兩個(gè)獨(dú)立的部分提供電荷補(bǔ)償:(I)氧化物107包圍著屏蔽電極111，構(gòu)成MOS電容器；以及(2)掩埋P-區(qū)109。這兩部分都可以配置，每個(gè)部分都承載所需的電壓。在一個(gè)實(shí)施例中，表面屏蔽區(qū)104承載的電壓一半由掩埋P-區(qū)109承載，另一半由氧化物107承載。更多詳情請(qǐng)參閱共同受讓的美國專利申請(qǐng)案US 13/561，523，特此引用，以作參考。
[0026]與傳統(tǒng)的MOSFET器件相比，雖然上述FBM器件可以承載比傳統(tǒng)的MOSFET器件更高的擊穿電壓BV，而且不會(huì)顯著增大RdsA，但是由于FBM結(jié)構(gòu)無法防止局部地點(diǎn)的BV降低，因此仍然面臨技術(shù)難題。尤其是器件晶片邊緣處的BV通常遠(yuǎn)低于漂流層可承載的BV。在另一個(gè)共同受讓的美國專利申請(qǐng)案中，提出了一種配有新型刀架結(jié)構(gòu)，降低器件邊緣處的峰值電場(chǎng)，減小局域擊穿的效應(yīng)。
[0027]配置端接結(jié)構(gòu)的傳統(tǒng)方式如圖2A所示，為P-N結(jié)器件200配置一個(gè)掩埋場(chǎng)環(huán)。通過制備與P-摻雜區(qū)206相接觸的N-摻雜半導(dǎo)體襯底202，形成結(jié)。P-摻雜區(qū)206連接到源極電極214上，半導(dǎo)體襯底202與漏極電極205電接觸。增加P-摻雜保護(hù)環(huán)210減輕了標(biāo)記為A區(qū)的P-N結(jié)處的電場(chǎng)擁擠。
[0