可編程邏輯元件的連接，如圖1頂部處包含的實例所展示。
[0027]舉例來說，CLB 102可以包含可經(jīng)編程以實施用戶邏輯的可配置邏輯元件(“CLE”) 112加上單個可編程互連元件(“INT”)111。BRAM 103除一或多個可編程互連元件之外還可以包含BRAM邏輯元件(“BRL”)113。通常，單元片中所包含的互連元件的數(shù)目取決于單元片的高度。在所描繪的實施例中，BRAM單元片具有與五個CLB相同的高度，但也可使用其它數(shù)目(例如，四個)。除適當(dāng)數(shù)目的可編程互連元件之外，DSP單元片106也可包含DSP邏輯元件(“DSPL”) 114。1B 104除可編程互連元件INT 111的一個實例之外還可以包含(例如)輸入/輸出邏輯元件(“ 1L”) 115的兩個實例。如所屬領(lǐng)域的技術(shù)人員將清楚的，連接到例如I/O邏輯元件115的實際I/O襯墊通常未被限制到輸入/輸出邏輯元件115的區(qū)域。
[0028]在所描繪的實施例中，(圖1中所展示的)裸片的中心附近的水平區(qū)域用于配置、時鐘以及其它控制邏輯。自此水平區(qū)域或列延伸的垂直列109用于橫跨FPGA的寬度來分配時鐘和配置信號。
[0029]一些利用圖1中所說明的架構(gòu)的FPGA包含額外的邏輯塊，所述額外的邏輯塊擾亂組成FPGA的較大部分的常規(guī)柱狀結(jié)構(gòu)。所述額外的邏輯塊可以是可編程塊和/或?qū)Ｓ眠壿?。舉例來說，處理器塊110跨越了 CLB和BRAM的若干列。
[0030]應(yīng)注意，圖1意在僅說明示范性FPGA架構(gòu)。舉例來說，行中的邏輯塊的數(shù)目、行的相對寬度、行的數(shù)目與次序、包含在行中的邏輯塊的類型、所述邏輯塊的相對大小，以及包含在圖1頂部處的互連/邏輯實施方案純粹是示范性的。舉例來說，在實際的FPGA中，CLB的一個以上相鄰行通常包含在CLB出現(xiàn)處，以促進(jìn)用戶邏輯的有效實施，但相鄰CLB行的數(shù)目隨著FPGA總體大小而變化。
[0031]圖2-1至2-4為描繪裝置封裝200的相應(yīng)示范性實施例的橫截面視角的框圖。參照圖2-1，裝置封裝200包含集成電路裸片201、集成電路裸片202、互連件205、電路平臺203、互連件206、電路平臺204，及互連件207。視情況地，裝置封裝200可包含一或多個裸片堆疊，如大體上由集成電路裸片202頂部上的任選集成電路裸片256所指示。按照如此方法，應(yīng)理解，以下描述適用于裸片的層級不止為兩個的情況。然而，出于清晰性的目的且不加以限制，下文描述兩級裸片堆疊，盡管在其它實施例中可使用更多層級的裸片。更確切地說，在實施例中，互連件205可為微凸塊；電路平臺203可為插入件或載體；互連件206可為C4凸塊；電路平臺204可為封裝襯底；且互連件207可為封裝焊球。出于清晰性目的，舉例來說且不加以限制，參考以上所列術(shù)語來進(jìn)一步描述裝置封裝200。另外，集成電路裸片201及202均可為同一類型的1C，例如FPGA裸片或某種其它類型的IC裸片，或集成電路裸片201及202可為不同類型的IC裸片，例如，F(xiàn)PGA裸片、存儲器裸片、無線電裸片、電力供應(yīng)器裸片或某種其它類型的IC裸片的某種組合。大體來說，可使用一或多個FPGA裸片與一或多個數(shù)據(jù)轉(zhuǎn)換器裸片的混合，所述數(shù)據(jù)轉(zhuǎn)換器裸片例如為一或多個模數(shù)轉(zhuǎn)換器(“DAC”)、數(shù)模轉(zhuǎn)換器，和/或其它數(shù)據(jù)轉(zhuǎn)換裸片。
[0032]集成電路裸片201可包含電路232，且集成電路裸片202可包含電路231。電路232可為模擬或數(shù)字電路，且電路231可為模擬或數(shù)字電路，其中電路231及232中的任一者干擾另一者。出于清晰性目的，舉例來說而非加以限制，將假定電路231為數(shù)字電路，且電路232為模擬電路。此外，出于清晰性目的，舉例來說而非加以限制，將假定，由操作電路231所導(dǎo)致的噪聲(包含但不限于，傳遞到或傳遞自與電路231的操作相關(guān)聯(lián)的集成電路裸片202的數(shù)字信號)產(chǎn)生可導(dǎo)致相對于模擬信號的“串?dāng)_”的噪聲，所述模擬信號經(jīng)傳遞到或傳遞自與電路232的操作相關(guān)聯(lián)的集成電路裸片201。在此實例中，與電路231的操作相關(guān)聯(lián)的數(shù)字信號為干擾源信號，且與電路232的操作相關(guān)聯(lián)的模擬信號為被干擾信號；然而，在另一實施例中，與電路232的操作相關(guān)聯(lián)的模擬信號可為干擾源信號，且與電路231的操作相關(guān)聯(lián)的數(shù)字信號可為被干擾信號。
[0033]微凸塊205用于將集成電路裸片201及202耦合到插入件203。更確切地說，微凸塊205的第一部分(即微凸塊205-1)用于將集成電路裸片201耦合到插入件203，且微凸塊205的第二部分(即微凸塊205-2)用于將集成電路裸片202耦合到插入件203。在此實例中，集成裸片201及202分別與微凸塊205-1及205-2 —起彼此間隔開，從而在此類集成電路裸片或微凸塊集合之間定義隔離區(qū)域220。
[0034]迄今為止，隔離區(qū)域220可能并未包含下文所描述用于衰減干擾源信號對于被干擾信號的噪聲的電路，這意味著隔離區(qū)域220必須比在使用如下文另外詳細(xì)描述的噪聲衰減電路時的此類區(qū)域?qū)挕Ｒ虼?，在不使用如下文所描述的噪聲衰減電路的情況下，必須耗費更多電路平臺面積以提供噪聲隔離。
[0035]插入件203的頂表面241可與微凸塊205接觸，且插入件203的底表面242可與C4凸塊206接觸。換句話說，微凸塊205及C4凸塊206可分別耦合到插入件203的相反表面上。
[0036]一或多個微凸塊205可耦合到插入件203的一或多個通孔211。一或多個C4凸塊206可耦合到插入件203的一或多個通孔211。通孔211可延伸到頂表面241及底表面242。換句話說，通孔211可為“電路平臺穿通孔”或“穿通孔”。一些通孔211未必從插入件203的頂表面241 —直延伸到底表面242。對于使用硅襯底形成的插入件203，通孔211可形成為硅穿通孔(“TSV”)。然而，如本文中所描述，通孔211不僅貫穿襯底(例如半導(dǎo)體或電介質(zhì)襯底)，而且可延伸穿過在此類襯底上形成的所有其它層。
[0037]C4凸塊206可用于耦合插入件203與封裝襯底204。封裝襯底204可包含通孔212。與插入件203的通孔211—樣，一些通孔212可為“穿通孔”。按照如此方法，一些通孔212可從封裝襯底204的頂表面251延伸到封裝襯底204的底表面252。通孔212可由一或多個多個導(dǎo)電層形成。舉例來說，通孔212可由單填充通孔層214，或大體上垂直的通孔層214與大體上水平的跡線層213的組合形成。兩個或兩個以上的通孔212可通過一或多個跡線層213彼此耦合。
[0038]C4凸塊206因此可與封裝襯底204的頂表面251接觸，且封裝焊球207可與封裝襯底204的底表面252接觸。換句話說，C4凸塊206及封裝焊球207可在封裝襯底204的相反表面上。
[0039]通孔211、C4凸塊206、通孔212及封裝焊球207的一部分至少基本上位于隔離區(qū)域220中。通孔211、C4凸塊206、通孔212及封裝焊球207的其它部分至少基本上位于隔離區(qū)域220的外側(cè)，即，至少大部分位于區(qū)域221及222中。為了描繪所述兩種情況，至少基本上位于隔離區(qū)域220中的通孔211、C4凸塊206、通孔212及封裝焊球207具有-1，且至少基本上位于區(qū)域221及222中的通孔211、C4凸塊206、通孔212及封裝焊球207具有-2。因此，通孔211-1、C4凸塊206-1、通孔212-1及封裝焊球207-1至少基本上位于隔離區(qū)域220中。同樣，通孔211-2、C4凸塊206-2、通孔212-2及封裝焊球207-2至少基本上位于區(qū)域221或222中。繼續(xù)以上實例，將假定區(qū)域221為對應(yīng)于數(shù)字電路231的數(shù)字區(qū)域，且區(qū)域222為對應(yīng)于模擬電路232的模擬區(qū)域。
[0040]在此示范性實施例中，使用三個C4凸塊206-1將三個通孔211-1中的每一者分別耦合到三個對應(yīng)的通孔212-1。利用跡線213將通孔212-1彼此耦合。封裝焊球207-1經(jīng)耦合到通孔211-1中的一通孔，且所述封裝焊球207經(jīng)耦合到接地260。盡管在此實施例中的所有通孔211-1實際上耦合到接地260，但不是所有此類通孔211-1都需要