閃存的制作方法
【技術(shù)領(lǐng)域】
[0001] 本申請(qǐng)涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體而言，涉及一種閃存的制作方法。
【背景技術(shù)】
[0002] 在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型：邏輯電路、存儲(chǔ)器和 模擬電路，其中存儲(chǔ)器在集成電路產(chǎn)品中占了相當(dāng)大的比例，而且近年來快閃存儲(chǔ)器(又稱 閃存）已經(jīng)成為非揮發(fā)性存儲(chǔ)器的主流，根據(jù)結(jié)構(gòu)不同，閃存可分為或非閃存（NORFlash) 和與非閃存（NANDFlash)，其中，或非閃存因?yàn)樽x取速度快而適合手機(jī)或主板等需要記錄 系統(tǒng)編碼的應(yīng)用。
[0003] 目前，閃存的制作工藝在行業(yè)內(nèi)還沒有統(tǒng)一，各企業(yè)會(huì)根據(jù)功能要求設(shè)計(jì)不同閃 存結(jié)構(gòu)、并制定不同的制作工藝流程，其中，一種同時(shí)集成有邏輯區(qū)、存儲(chǔ)區(qū)和高壓電路區(qū) 的快閃存儲(chǔ)器的制造方法大致包括：
[0004] 提供襯底，在襯底上形成低壓柵極結(jié)構(gòu)、高壓柵極結(jié)構(gòu)和存儲(chǔ)柵極結(jié)構(gòu)，并在高壓 柵極結(jié)構(gòu)的周圍形成內(nèi)側(cè)墻、在存儲(chǔ)柵極結(jié)構(gòu)的周圍形成內(nèi)側(cè)墻，低壓柵極結(jié)構(gòu)為單層?xùn)?極結(jié)構(gòu)，高壓柵極結(jié)構(gòu)和存儲(chǔ)柵極結(jié)構(gòu)為雙層?xùn)艠O結(jié)構(gòu)；
[0005] 然后，形成ONO介質(zhì)層，具體為：形成氧化層，覆蓋所述襯底、低壓柵極結(jié)構(gòu)、高壓 柵極結(jié)構(gòu)、存儲(chǔ)柵極結(jié)構(gòu)以及內(nèi)側(cè)墻、內(nèi)側(cè)墻，在氧化層上形成氮化硅層，在氮化硅層上形 成氧化硅層；
[0006] 然后，對(duì)ONO介質(zhì)層進(jìn)行刻蝕，在低壓柵極結(jié)構(gòu)周圍形成側(cè)墻，在高壓柵極結(jié)構(gòu)的 周圍形成外側(cè)墻，在存儲(chǔ)柵極結(jié)構(gòu)的周圍形成外側(cè)墻，內(nèi)側(cè)墻和外側(cè)墻構(gòu)成了高壓柵極結(jié) 構(gòu)的側(cè)墻，內(nèi)側(cè)墻和外側(cè)墻構(gòu)成了存儲(chǔ)柵極結(jié)構(gòu)的側(cè)墻；
[0007] 形成低壓柵極結(jié)構(gòu)、高壓柵極結(jié)構(gòu)和存儲(chǔ)柵極結(jié)構(gòu)的側(cè)墻之后，可以對(duì)襯底進(jìn)行 離子注入形成低壓晶體管的源極和漏極、高壓晶體管的源極和漏極、存儲(chǔ)晶體管的源極和 漏極；
[0008] 接著，形成層間介質(zhì)層，覆蓋襯底以及其上形成的結(jié)構(gòu)；
[0009] 然后，可以在層間介質(zhì)層中形成接觸插栓，接觸插栓與低壓晶體管的源極、漏極和 柵極、高壓晶體管的源極、漏極和柵極、存儲(chǔ)晶體管的源極、漏極和柵極電連接。
[0010] 由此可見，采用上述制作方法制作的閃存器件雖然集成度較高，但是，在制作小尺 寸閃存器件時(shí)，難以靈活調(diào)整閃存器件各功能組件的性能參數(shù)，進(jìn)而難以滿足小尺寸閃存 器件的性能要求，尤其在55nm或以下閃存的制作中這一問題尤為突出。

【發(fā)明內(nèi)容】

[0011] 本申請(qǐng)旨在提供一種閃存的制作方法，以解決現(xiàn)有閃存制作工藝難以滿足小尺寸 閃存器件制作需要的問題。
[0012] 為了實(shí)現(xiàn)上述目的，根據(jù)本申請(qǐng)的一個(gè)方面，提供了一種閃存的制作方法，制作 方法包括：步驟S1，提供半導(dǎo)體基底，半導(dǎo)體基底劃分為快閃存儲(chǔ)區(qū)、高壓電路區(qū)和邏輯電 路區(qū)；步驟S2,在半導(dǎo)體基底上依次沉積襯墊氧化層、氮化硅層和緩沖氧化層；步驟S3,形 成淺溝槽隔離并去除氮化硅層和緩沖氧化層，在半導(dǎo)體基底上形成淺溝槽隔離結(jié)構(gòu)；步驟 S4,在快閃存儲(chǔ)區(qū)和高壓電路區(qū)形成N阱區(qū)；步驟S5,在高壓電路區(qū)形成P阱區(qū)；步驟S6,對(duì) 快閃存儲(chǔ)區(qū)欲設(shè)置控制柵極的第一位置以及欲設(shè)置選擇柵極的第二位置進(jìn)行離子注入；步 驟S7,在快閃存儲(chǔ)區(qū)形成浮柵、在第一位置上形成選擇柵極、在第二位置上形成控制柵極； 以及步驟S8,形成邏輯電路區(qū)的晶體管結(jié)構(gòu)和高壓電路區(qū)的晶體管結(jié)構(gòu)。
[0013] 進(jìn)一步地，上述步驟S6中，對(duì)快閃存儲(chǔ)區(qū)的第一位置進(jìn)行離子注入的過程包括： 步驟S61，在完成步驟S5的半導(dǎo)體基底上形成圖案化的第三光阻層，第三光阻層具有對(duì)應(yīng) 第一位置的開口；步驟S62,對(duì)第一位置進(jìn)行第一離子注入；步驟S63,去除第三光阻層和襯 墊氧化層；步驟S64,在半導(dǎo)體基底上生長(zhǎng)高壓氧化層；步驟S65,在高壓氧化層和淺溝槽隔 離結(jié)構(gòu)上形成圖案化的第四光阻層，第四光阻層具有對(duì)應(yīng)第一位置的開口；步驟S66,對(duì)第 一位置進(jìn)行第二次離子注入；步驟S67,刻蝕去除快閃存儲(chǔ)區(qū)的高壓氧化層；步驟S68,去除 第四光阻層。
[0014] 進(jìn)一步地，上述步驟S62對(duì)第一位置進(jìn)行第一次離子注入時(shí)，離子注入所使用的 離子為P和As，P的能量為50~60keV，P的劑量為8E12~1E13離子/cm2,As的能量為 45~55keV，As的劑量為4E12~6E12離子/cm2 ;上述步驟S66對(duì)第一位置進(jìn)行第二次離 子注入時(shí)，離子注入所使用的離子為P和As，P的能量為60~140keV，P的劑量為5E11~ 2E12離子/cm2,As的能量160~180keV，As的劑量為3E12~5E12離子/cm2。
[0015] 進(jìn)一步地，上述控制柵極的閾值電壓為2.IV。
[0016] 進(jìn)一步地，上述步驟S64中高壓氧化層的生長(zhǎng)方法為快速加熱氧化工藝或高溫爐 管生長(zhǎng)工藝。
[0017] 進(jìn)一步地，上述步驟S63在刻蝕去除襯墊氧化層之前還包括：對(duì)半導(dǎo)體基體的表 面進(jìn)行退火處理。
[0018] 進(jìn)一步地，上述步驟S66中，對(duì)第一位置進(jìn)行第二次離子注入的同時(shí)對(duì)快閃存儲(chǔ) 區(qū)的第二位置進(jìn)行離子注入。
[0019] 進(jìn)一步地，對(duì)快閃存儲(chǔ)區(qū)的第二位置進(jìn)行離子注入所使用的離子為P和As、P的能 量為60~140keV，P的劑量為5E11~2E12離子/cm2，As的能量160~180keV，As的劑量 為 3E12 ~5E12 離子/cm2。
[0020] 進(jìn)一步地，上述選擇柵極的閾值電壓為0. 8V。
[0021] 進(jìn)一步地，上述步驟S7包括：步驟S71，在半導(dǎo)體基底的表面上形成多晶硅層；步 驟S72,對(duì)多晶硅層進(jìn)行平坦化形成快閃存儲(chǔ)區(qū)的浮柵；步驟S73,形成快閃存儲(chǔ)區(qū)的控制 柵極和選擇柵極；以及步驟S74,去除邏輯電路區(qū)和高壓電路區(qū)的浮柵。
[0022] 進(jìn)一步地，上述步驟S7在形成多晶硅層之前還包括在快閃存儲(chǔ)區(qū)的半導(dǎo)體基底 上形成隧穿氧化層的過程。
[0023] 進(jìn)一步地，在上述步驟S71和上述步驟S72之間，上述步驟S7還包括：在多晶硅層 上形成圖案化的第五光阻層，第五光阻層具有對(duì)應(yīng)快閃存儲(chǔ)區(qū)的開口；對(duì)快閃存儲(chǔ)區(qū)內(nèi)的 多晶硅層進(jìn)行離子注入；去除第五光阻層。
[0024] 進(jìn)一步地，對(duì)上述快閃存儲(chǔ)區(qū)內(nèi)的多晶硅層進(jìn)行離子注入時(shí)，離子注入所使用的 離子為P，能量為10~20keV，P的劑量為1E15~3E15離子/cm2。
[0025] 進(jìn)一步地，上述步驟S3包括：步驟S31，依次刻蝕襯墊氧化層、氮化硅層和緩沖 氧化層和半導(dǎo)體基底，得到淺溝槽；步驟S32,向淺溝槽內(nèi)填充隔離介質(zhì)，形成介質(zhì)層；步 驟S33,平坦化介質(zhì)層至暴露出氮化硅層，形成淺溝槽隔離結(jié)構(gòu)；步驟S34,刻蝕去除氮化硅 層，并對(duì)淺溝槽隔離結(jié)構(gòu)進(jìn)行氧化修復(fù)。
[0026] 進(jìn)一步地，在上述步驟S31中，刻蝕為干法刻蝕，干法刻蝕采用選自HBr、Cl2、02、 N2、NF3、Ar、He和CF4組成的組中的一種或多種作為刻蝕氣體。
[0027] 進(jìn)一步地，上述淺溝槽的深寬比為1:4~1:6,刻蝕氣體為HBr和O2組成的混合氣 體；刻蝕的激發(fā)功率為20~1500W、偏置電壓為10~800V，刻蝕氣體的壓力為2~200mT、 總流量為30~2000sccm。
[0028] 進(jìn)一步地，上述步驟S32采用HARP工藝向上述淺溝槽內(nèi)填充隔離介質(zhì)。
[0029] 進(jìn)一步地，上述HARP工藝實(shí)施過程中，淀積溫度為300~500°C，淀積氣體包括 TEOS、O2和O3，且TEOS和O2體積比為1:3~1:25,TEOS和O3體積比為1:1~1: 30。
[0030] 進(jìn)一步地，上述步驟S32在向淺溝槽內(nèi)填充隔離介質(zhì)之前還包括在淺溝槽內(nèi)壁上 形成氧化層的過程。
[0031] 應(yīng)用本申請(qǐng)的技術(shù)方案，采用上述制作方法快閃存儲(chǔ)區(qū)的柵極制作先于邏輯電路 區(qū)的柵極制作，從而保證了對(duì)快閃存儲(chǔ)區(qū)各柵極的精確定位和對(duì)應(yīng)的閾值電壓的精確調(diào) 整，保證了所制作的閃存在集成度較高的前提下具有可靠的工作性能；進(jìn)而在將快閃存儲(chǔ) 區(qū)嵌入邏輯電路區(qū)和高壓電路區(qū)中時(shí)，不僅能夠提高閃存器件的集成度，減少了復(fù)雜連線、 緩解了信號(hào)延遲問題，而且保證了閃存的運(yùn)行速度得以提高、可靠性得以增強(qiáng)的效果；而 且，各步驟的操作可以利用已有設(shè)備進(jìn)行，節(jié)約了工藝改進(jìn)耗費(fèi)的成本。
【附圖說明】
[0032] 構(gòu)成本申請(qǐng)的一部分的說明書附圖用來提供對(duì)本申請(qǐng)的進(jìn)一步理解，本申請(qǐng)的示 意性實(shí)施例及其說明用于解釋本申請(qǐng)，并不構(gòu)成對(duì)本申請(qǐng)的不當(dāng)限定。在附圖中：
[0033] 圖1示出了本申請(qǐng)一種優(yōu)選實(shí)施方式的閃存制作方法的流程圖；
[0034] 圖2示出了劃分邏輯電路區(qū)、高壓電路區(qū)和快閃存儲(chǔ)區(qū)的半導(dǎo)體基底的剖面結(jié)構(gòu) 示意圖；
[0035] 圖3示出了圖2所示結(jié)構(gòu)的半導(dǎo)體基底上沉積襯墊氧化層、氮化硅層和緩沖氧化 層后的剖面結(jié)構(gòu)示意圖；
[0036] 圖4示出了刻蝕圖3所示結(jié)構(gòu)的襯墊氧化層、氮化硅層、緩沖氧化層和半導(dǎo)體基底 后形成淺溝槽后的剖面結(jié)構(gòu)示意圖；
[0037] 圖5示出了在圖4所示結(jié)構(gòu)的淺溝槽內(nèi)填充隔離介質(zhì)、