晶片封裝體及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種晶片封裝體及其制造方法，特別為有關(guān)于以晶圓級封裝制程所形成的晶片封裝體。
【背景技術(shù)】
[0002]晶片封裝制程是形成電子產(chǎn)品過程中的重要步驟。晶片封裝體除了將晶片保護(hù)于其中，使免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。
[0003]制作晶片封裝體的過程包括將晶圓基底切割為多個(gè)晶片之后，將晶片放置于尺寸大于晶片的導(dǎo)線架(lead frame)上，接著通過金焊線將晶片上的導(dǎo)電墊電性連接至導(dǎo)線架的接合墊，以形成晶片的外部電性連接的路徑。
[0004]然而，由于使用金焊線及導(dǎo)線架作為外部電性連接的路徑，成本較高，且使得晶片封裝體的整體尺寸增加，因此難以進(jìn)一步縮小晶片封裝體的尺寸。
[0005]因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實(shí)施例提供一種晶片封裝體，包括:一第一基底，具有一第一表面及與第一表面相對的一第二表面，其中第一基底具有一微電子元件且具有鄰近于第一表面的多個(gè)導(dǎo)電墊，且第一基底具有多個(gè)開口，所述開口分別暴露出每一導(dǎo)電墊的一部分；一第二基底，設(shè)置于第一表面上；一密封層，設(shè)置于第一表面上，且覆蓋第二基底；一重布線層，設(shè)置于第二表面上，且延伸至開口內(nèi)，以與導(dǎo)電墊電性連接。
[0007]本發(fā)明實(shí)施例提供一種晶片封裝體的制造方法，包括:提供一第一基底，第一基底具有一第一表面及與第一表面相對的一第二表面，且第一基底具有一微電子元件且具有鄰近于第一表面的多個(gè)導(dǎo)電墊；在第一表面上設(shè)置一第二基底；在第一表面上形成一密封層，以覆蓋第二基底；在第一基底內(nèi)形成多個(gè)開口，所述開口分別暴露出每一導(dǎo)電墊的一部分；在第二表面上形成一重布線層，其中重布線層延伸至開口內(nèi)，以與導(dǎo)電墊電性連接。
[0008]本發(fā)明能夠進(jìn)一步縮小晶片封裝體的尺寸，且能夠降低成本并節(jié)省制程時(shí)間。
【附圖說明】
[0009]圖1A至IF繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的制造方法的剖面示意圖。
[0010]圖2繪示出根據(jù)本發(fā)明另一實(shí)施例的晶片封裝體的剖面示意圖。
[0011]圖3A至3D繪示出根據(jù)本發(fā)明另一實(shí)施例的晶片封裝體的制造方法的剖面示意圖。
[0012]圖4繪示出根據(jù)本發(fā)明另一實(shí)施例的晶片封裝體的剖面示意圖。
[0013]圖5A至繪示出根據(jù)本發(fā)明又另一實(shí)施例的晶片封裝體的制造方法的剖面示意圖。
[0014]圖6繪示出根據(jù)本發(fā)明另一實(shí)施例的晶片封裝體的剖面示意圖。
[0015]其中，附圖中符號的簡單說明如下:
[0016]100 第一基底；
[0017]10a 第一表面；
[0018]10b 第二表面；
[0019]110 電子元件區(qū)；
[0020]120 導(dǎo)電墊；
[0021]140 間隔層；
[0022]150 空腔；
[0023]200 第二基底；
[0024]220 密封層；
[0025]230、232、234、236、238、285 開口 ；
[0026]240、280 絕緣層；
[0027]260重布線層；
[0028]300導(dǎo)電結(jié)構(gòu)；
[0029]320 金屬層；
[0030]340 導(dǎo)線；
[0031]400、500、600、700、800、900 晶片封裝體；
[0032]SC切割道。
【具體實(shí)施方式】
[0033]以下將詳細(xì)說明本發(fā)明實(shí)施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實(shí)施。文中所舉例討論的特定實(shí)施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實(shí)施例中可能使用重復(fù)的標(biāo)號或標(biāo)示。這些重復(fù)僅為了簡單清楚地?cái)⑹霰景l(fā)明，不代表所討論的不同實(shí)施例及/或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時(shí)，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0034]本發(fā)明一實(shí)施例的晶片封裝體可用以封裝微機(jī)電系統(tǒng)晶片。然其應(yīng)用不限于此，例如在本發(fā)明的晶片封裝體的實(shí)施例中，其可應(yīng)用于各種包含有源元件或無源元件(active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關(guān)于光電元件(optoelectronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor) 0特別是可選擇使用晶圓級封裝(wafer scale package ;WSP)制程對影像感測元件、發(fā)光二極管(light-emitting d1des ;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(jì)(accelerators)、陀螺儀(gyroscopes)、微制動(dòng)器(microactuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(processsensors)或噴墨頭(ink printer heads)等半導(dǎo)體晶片進(jìn)行封裝。
[0035]其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨(dú)立的封裝體，然而，在一特定實(shí)施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進(jìn)行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0036]請參照圖1F，其繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體400的剖面示意圖。在本實(shí)施例中，晶片封裝體400包括一第一基底100、一第二基底200、一密封層220及一重布線層260。第一基底100具有一第一表面10a及與其相對的一第二表面100b，且具有至少一微電子元件(未繪示)設(shè)置于電子元件區(qū)110內(nèi)。在一實(shí)施例中，第一基底100為一硅晶圓，以利于進(jìn)行晶圓級封裝制程。在一實(shí)施例中，微電子元件可包括一互補(bǔ)式金屬氧化物半導(dǎo)體(complementary metal-oxide-semiconductor,CMOS)元件或一微機(jī)電系統(tǒng)(microelectro mechanical system，MEMS)元件。在本實(shí)施例中，第一基底100具有多個(gè)導(dǎo)電墊120，其可鄰近于第一表面100a，且第一基底100具有多個(gè)開口 230，從第二表面10b朝第一表面10a延伸，且分別暴露出每一導(dǎo)電墊120的表面的一部分。在一實(shí)施例中，導(dǎo)電墊120可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)，且通過內(nèi)連線結(jié)構(gòu)(未繪示)而與電子元件區(qū)110內(nèi)的微電子元件電性連接。
[0037]第二基底200可通過一間隔層(或稱作圍堰(dam)) 140設(shè)置于第一基底100的第一表面10a上。亦即，間隔層140設(shè)置于第一基底100與第二基底200之間。在一實(shí)施例中，第二基底200可為一晶片而具有至少一 CMOS元件或一 MEMS元件位于其內(nèi)。設(shè)置于第一基底100與第二基底200之間的間隔層140在其間形成一空腔150，可通過在空腔15