一種實現(xiàn)局部互連的結構及方法
【技術領域】
[0001]本發(fā)明涉及半導體器件結構及其制造技術領域，尤其涉及一種利用控制柵實現(xiàn)局部互連的結構及方法。
【背景技術】
[0002]現(xiàn)代的電子電路是由一個個分離的器件通過特定的電學通路連接起來的，因此在集成電路制造中必須能夠把半導體器件隔離開來，這些器件隨后還要能夠互連以形成所需要的特定的電路結構。目前半導體器件之間的互連線一般為金屬等，隨著集成電路的發(fā)展，集成電路的規(guī)模越來越大，也就是說越來越多的器件需要進行互連，因此在集成電路的制造中需要越來越多的層次來實現(xiàn)互連，這樣就會使集成電路的面積越來越大。
[0003]因此如何找到一種實現(xiàn)局部互連的結構及方法，以減小各部分連接所用到的層次，進而減小電路的面積成為本領域技術人員致力于研宄的方向。

【發(fā)明內(nèi)容】

[0004]針對上述存在的問題，本發(fā)明公開了一種實現(xiàn)局部互連的結構，包括:
[0005]襯底，具有淺溝槽隔離結構和有源區(qū)；
[0006]隔離層，位于所述淺溝槽隔離結構的上表面，且不與所述有源區(qū)形成接觸；
[0007]控制柵，位于所述隔離層的上表面，且通過所述隔離層與所述淺溝槽隔離結構相互隔離；
[0008]連接線，與所述控制柵電連接以將所述控制柵引出，進而實現(xiàn)局部互連。
[0009]上述的實現(xiàn)局部互連的結構，其中，所述連接線嵌入設置于所述控制柵上部或位于所述控制柵的兩側(cè)。
[0010]上述的實現(xiàn)局部互連的結構，其中，所述結構還包括:
[0011 ] 互連層，與所述連接線電連接以將所述控制柵引出，進而實現(xiàn)局部互連。
[0012]上述的實現(xiàn)局部互連的結構，其中，所述互連層為金屬或多晶硅柵。
[0013]上述的實現(xiàn)局部互連的結構，其中，所述隔離層為硅的氧化物-硅的氮化物-硅的氧化物構成的三明治結構。
[0014]本發(fā)明還公開了一種實現(xiàn)局部互連的方法，其中，包括如下步驟:
[0015]提供一具有淺溝槽隔離結構和有源區(qū)的襯底；
[0016]于所述淺溝槽隔離結構的上方形成隔離層后，制備一控制柵覆蓋所述隔離層的上表面；
[0017]繼續(xù)形成與所述控制柵電連接的連接線，通過所述連接線將所述控制柵引出以實現(xiàn)局部互連。
[0018]上述的實現(xiàn)局部互連的方法，其中，形成與所述控制柵電連接的連接線，具體為:
[0019]采用CMOS接觸孔工藝，部分刻蝕所述控制柵形成接觸孔；
[0020]于所述接觸孔中填充導電材料形成所述連接線。
[0021]上述的實現(xiàn)局部互連的方法，其中，形成與所述控制柵電連接的連接線，具體為:
[0022]采用CMOS接觸孔工藝，于所述控制柵兩側(cè)分別形成所述連接線。
[0023]上述的實現(xiàn)局部互連的方法，其中，所述方法還包括:
[0024]形成與所述控制柵電連接的所述連接線后，繼續(xù)形成與所述連接線電連接的互連層O
[0025]上述的實現(xiàn)局部互連的方法，其中，所述隔離層為硅的氧化物-硅的氮化物-硅的氧化物構成的三明治結構。
[0026]本發(fā)明公開的一種實現(xiàn)局部互連的結構及方法，通過將Flash結構中控制柵設置在淺溝道隔離結構的上方，利用該Flash結構中的控制柵做器件之間的局部互連，通過這些局部的互連線可以減小器件所用的層次，從而減小器件的面積，且不會造成器件串擾。
[0027]具體
【附圖說明】
[0028]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本發(fā)明的主旨。
[0029]圖1是常用1-T Flash的基本單元結構示意圖；
[0030]圖2是常用Flash的基本單元結構示意圖；
[0031]圖3是本發(fā)明實施例中實現(xiàn)局部互連的Flash的基本單元結構示意圖；
[0032]圖4是本發(fā)明一實施例中利用控制柵實現(xiàn)局部互連的結構示意圖；
[0033]圖5是本發(fā)明另一實施例中利用控制柵實現(xiàn)局部互連的結構示意圖；
[0034]圖6是本發(fā)明實施例中6管SRAM的電路圖；
[0035]圖7是用金屬進行互連的6管SRAM的版圖；
[0036]圖8是用控制柵進行互連的6管SRAM的版圖；
[0037]其中，I是襯底；2是控制柵；3是浮柵；4是氧化層；5是邏輯柵；6是淺溝槽隔離結構；7是隔離層；8(10)是連接線；9是互連層；11是金屬互連線；12為第一金屬；13為第二金屬；14為柵極；15為有源區(qū)；16為控制柵互連線。
【具體實施方式】
[0038]下面結合附圖和具體的實施例對本發(fā)明作進一步的說明，但是不作為本發(fā)明的限定。
[0039]如圖1所示，位于氧化層4上方的浮柵3由于淺溝道隔離結構6的限制不能移動，而在目前的Flash制作工藝中，控制柵2與外圍邏輯電路的柵極為同一層次。美國SST公司提出的新型的Flash結構如圖2所示，控制柵2、浮柵3和邏輯柵5分別為不同的多晶硅層次，而且控制柵2的制作工藝要在邏輯柵5的制作工藝之前，在這種結構中控制柵2不能被單獨存在于存儲陣列外。
[0040]基于上述圖1和圖2中Flash結構，本發(fā)明公開了一種實現(xiàn)局部互連的結構及方法，利用Flash結構中的控制柵作為局部的互連，從而可以讓控制柵獨立的存在于電路中，用于局部的互連，當控制柵做局部互連線時，不能在有源區(qū)的上方，因為控制柵如果在有源區(qū)的上方，而且控制柵和有源區(qū)距離太近的話，控制柵和有源區(qū)就會形成MOS管，這樣控制柵不僅起不到局部互連的作用，還會破壞原來的電路結構，因此這里將控制柵作為局部互連線時，控制柵的位置要位于淺溝道隔離層的上面。
[0041]如圖3-5所示，本實施例涉及一種實現(xiàn)局部互連的結構，該結構可基于Flash結構，具體的，該結構包括:具有淺溝槽隔離結構6和有源區(qū)的襯底1，以及位于淺溝槽隔離結構6上表面的隔離層7，且該隔離層7不與有源區(qū)形成接觸；以及位于隔離層上表面的控制柵2，該控制柵2通過隔離層7與淺溝槽隔離結構6相互隔離；該結構還包括連接線8 (對應圖5中的連接線10)，連接線8(10)與控制柵2電連接以將控制柵2引出，進而實現(xiàn)局部互連。
[0042]在本發(fā)明一個優(yōu)選的實施例中，連接線8嵌入設置于控制柵2上部，且連接線8的上表面與控制柵2的上表面齊平，如圖4所示的結構。
[0043]在本發(fā)明一個優(yōu)選的實施例中，連接線10位于控制柵2的兩側(cè)，且與控制柵2的兩側(cè)均形成接觸，如圖5所示的結構。
[0044]在本發(fā)明一個優(yōu)選的實施例中，上述實現(xiàn)局部互連的結構還包括:與連接線8(10)電連接以將控制柵2引出，進而實現(xiàn)局部互連的互連層9 (該互連層9未于圖5中示出)，如圖4所示的結構。
[0045]在此基礎上，進一步的，上述互連層9為金屬或多晶娃柵。
[0046]在本發(fā)明一個優(yōu)選的實施例中，控制柵2的材質(zhì)為多晶硅。
[0047]在本發(fā)明一個優(yōu)選的實施例中，隔離層7為硅的氧化物-硅的氮化物-硅的氧化物構成的ONO三明治結構。
[0048]此外，如圖3-5所示，本實施例還公開了一種實現(xiàn)局部互連的方法，具體包括如下步驟:
[0049]步驟SI，提供一具有淺溝槽隔離結構6和有源區(qū)的襯底1，利用淺溝槽隔離結構6來將有源區(qū)進行隔離。形成該具有淺