>[0075] 圖1是根據(jù)本發(fā)明實施例的半導體電阻結(jié)構(gòu)的形成方法的流程示意圖；
[0076] 圖2是圖1中步驟S11的詳細流程示意圖；
[0077] 圖3至圖6是根據(jù)本發(fā)明實施例的半導體電阻結(jié)構(gòu)的形成方法中各步驟對應的剖 面結(jié)構(gòu)示意圖；
[0078] 圖7是根據(jù)本發(fā)明實施例的半導體電阻結(jié)構(gòu)的柵極電壓-電阻值曲線。
【具體實施方式】
[0079] 下面結(jié)合具體實施例和附圖對本發(fā)明作進一步說明，但不應以此限制本發(fā)明的保 護范圍。
[0080] 參考圖1，根據(jù)本實施例的半導體電阻結(jié)構(gòu)的形成方法可以包括如下步驟：
[0081] 步驟S11，提供基底；
[0082] 步驟S12,在所述基底內(nèi)形成第一摻雜類型的阱區(qū)；
[0083] 步驟S13,形成柵介質(zhì)層，所述柵介質(zhì)層至少部分位于所述阱區(qū)上；
[0084] 步驟S14,形成柵極，所述柵極至少部分位于所述柵介質(zhì)層上；
[0085] 步驟S15,在所述阱區(qū)內(nèi)形成第二摻雜類型的電阻體，所述電阻體的至少一部分位 于所述柵極下方并由所述柵介質(zhì)層隔開，所述第二摻雜類型與所述第一摻雜類型相反。
[0086] 參考圖2,圖1中的步驟S11具體可以包括如下步驟：
[0087] 步驟S111，提供半導體襯底；
[0088] 步驟S112,在所述半導體襯底內(nèi)形成第一摻雜類型的埋層；
[0089] 步驟S113,在所述半導體襯底上生長第一摻雜類型的外延層，所述外延層覆蓋所 述埋層，所述阱區(qū)形成在所述外延層內(nèi)。
[0090] 下面結(jié)合圖3至圖6對各個步驟進行詳細說明。
[0091] 參考圖3,提供基底，作為一個優(yōu)選的例子，該基底包括半導體襯底10、埋層11以 及外延層12。
[0092] 進一步而言，首先提供半導體襯底10。作為一個優(yōu)選的例子，半導體襯底10可以 是〈100>晶向的P型襯底，電阻率為10D.cm~20D.cm。
[0093] 之后，可以在半導體襯底10內(nèi)形成N型摻雜的埋層11。具體而言，埋層11的形成 方法可以包括：在半導體襯底上形成第一氧化層（圖中未示出），第一氧化層的厚度例如為 〇.6ym;用光刻版定位出埋層11的區(qū)域并進行離子注入，從而形成埋層11，注入離子例如 為銻，注入能量為50KeV~70KeV，注入劑量為lE15/cm2~lE16/cm2,其中，優(yōu)選的注入能量 為60KeV;之后可以對形成的埋層11進行退火，退火溫度為1200°C~1250°C，退火時間為 0.5H~1H;之后可以將第一氧化層去除，例如可以采用1 :10~1 :20的HF酸進行清洗，從 而將第一氧化層去除。
[0094] 之后，可以采用外延生長工藝在半導體襯底10上生長N型摻雜的外延層12。外延 層12的厚度可以為5.0ym~7.0ym，外延層的電阻率可以為2. .cm~4. .cm。
[0095] 接下來，可以在外延層12內(nèi)形成N型摻雜的阱區(qū)13。具體而言，阱區(qū)13的形 成過程可以包括：在外延層12表面形成第二氧化層121，第二氧化層121的厚度可以為 300A~600A;采用光刻版定位阱區(qū)13的區(qū)域并進行離子注入，從而形成阱區(qū)13,注入離子 例如可以是磷，注入能量為70KeV~90KeV，注入劑量為lE12/cm2~lE13/cm2,其中優(yōu)選的 注入能量為80KeV;之后可以對阱區(qū)13進行退火，退火溫度為1100°C~1150°C，退火時間 為2H~3H;之后可以將第二氧化層121去除。
[0096] 參考圖4,在外延層12上形成場氧化層14。具體而言，場氧化層14的形成方法 可以包括：在外延層12上形成硬掩膜層（圖中未示出），該硬掩膜層例如可以包括墊氧化 層（其材料例如為Si02)以及位于墊氧化層上的選擇氧化介質(zhì)層（其材料例如為SiN)，其 中，墊氧化層的厚度在aSO-^OOA之間可選，選擇氧化介質(zhì)層的厚度在1000~1500A之間 可選；之后，可以用光刻版定位出選擇氧化區(qū)，并采用干法刻蝕在硬掩膜層上刻蝕出選擇氧 化區(qū)的窗口；之后，可以利用該硬掩膜層生長場氧化層（LOCOS) 14,場氧化層14的厚度在 7000~8000A之間可選；之后，可以將硬掩膜層去除，例如，采用熱磷酸將SiN材質(zhì)的選擇 氧化介質(zhì)層去除。
[0097] 之后，生長柵介質(zhì)層15,柵介質(zhì)層15至少部分位于阱區(qū)13上。作為一個非限制 性的例子，柵介質(zhì)層15可以覆蓋整個阱區(qū)13的表面。柵介質(zhì)層13的材料例如可以是氧化 硅，其厚度在150~350A之間可選。
[0098] 參考圖5,形成柵極16,柵極16至少部分位于柵介質(zhì)層15上。具體而言，柵極16 與柵介質(zhì)層15部分重疊并且被刪介質(zhì)層15分隔開。柵極16的材料例如可以是多晶硅或摻 雜的多晶硅。柵極16的形成方法可以包括：將半導體襯底10傳送至用于多晶硅淀積的爐 管，以進行多晶硅淀積，多晶硅淀積的厚度可以為2500~4000A;之后，可以通過離子注入 的方式對多晶硅進行摻雜，注入離子例如為磷，注入能量為80KeV，注入劑量在2E15~8E15 之間可選；之后，可以用光刻版定位出柵極16的圖形，并采用干法刻蝕形成柵極16,例如， 可以采用反應離子刻蝕機的EH)方法刻蝕出柵極16。
[0099] 參考圖6,在阱區(qū)13內(nèi)形成電阻體17。該電阻體17的形成方法可以包括：采用光 刻版定位出電阻體17的區(qū)域并進行離子注入，以形成P型摻雜的電阻體17,注入離子例如 可以是硼離子，注入能量為50KeV~70KeV，注入劑量為lE13/cm2~7E13/cm2;其中，優(yōu)選的 注入能量為60KeV;之后，可以對電阻體17進行退火，退火溫度可以為900°C~1100°C，退 火時間可以為10min~60min。
[0100] 之后，可以在電阻體17兩端形成P型摻雜的加濃區(qū)（圖中未示出），例如在電阻體 17的長度方向的兩端形成加濃區(qū)，加濃區(qū)的摻雜濃度大于電阻體17的摻雜濃度。
[0101] 之后，可以形成介質(zhì)層，并對介質(zhì)層進行刻蝕，以在柵極和加濃區(qū)上方的介質(zhì)層內(nèi) 形成引線孔；接下來，可以在引線孔中填充電極，該電極可以和柵極、加濃區(qū)電接觸，該電極 例如可以是鋁電極。介質(zhì)層、引線孔和電極的形成方法可以是半導體加工工藝中常規(guī)的介 質(zhì)層淀積和金屬布線標準工藝。
[0102] 本實施例中，柵極16位于電阻體17的兩側(cè)，具體而言，在寬度方向上，電阻體17 的兩側(cè)都設(shè)置有柵極16。在其他實施例中，也可以僅在電阻體17的一側(cè)形成柵極16。
[0103] 根據(jù)本實施例的形成方法形成的半導體電阻結(jié)構(gòu)如圖6所示，包括：半導體襯底 10 ;埋層11，形成在半導體襯底10內(nèi)；外延層12,形成于半導體襯底10上并覆蓋埋層11 ; 阱區(qū)13,形成在外延層12內(nèi)；柵介質(zhì)層15,至少部分位于阱區(qū)13上；柵極16,至少部分位 于柵介質(zhì)層15上；電阻體17,形成在阱區(qū)13內(nèi)，電阻體17的至少一部分位于柵極16下方 并由柵介質(zhì)層15隔開，電阻體17的摻雜類型與阱區(qū)13相反；場氧化層14,形成于外延層 12上，柵極16的一部分位于場氧化層14上。
[0104] 電阻體17在長度方向的兩端可以具有加濃區(qū)，加濃區(qū)的摻雜類型與電阻體17相 同，而且摻雜濃度大于電阻體17的摻雜濃度。
[0105] 另外，柵極16和電阻體17可以被介質(zhì)層（圖中未示出）覆蓋，柵極16和加濃區(qū) 17上方的介質(zhì)層中可以設(shè)置有引線孔，引線孔內(nèi)可以填充有分別于柵極16和電阻體17電 接觸的電極，例如鋁電極。
[0106] 其中，半導體襯底10的摻雜類型可以是P型；埋層11的摻雜類型可以是N型；外 延層12的摻雜類型可以是N型；阱區(qū)13的摻雜類型可以是N型；電阻體17的摻雜類型可以 是P型。當然，本領(lǐng)域技術(shù)人員應當理解，各個區(qū)域的摻雜類型并不限于此，將各個區(qū)域的 摻雜類型分別設(shè)置為相反的摻雜類型，也可以得到具有基本相同特性的半導體電阻結(jié)構(gòu)。
[0107] 在圖6所示的實施例中，電阻體17在寬度方向上相對的兩側(cè)都設(shè)置有柵極16。但 是，柵極16的設(shè)置并不限于此，柵極16也可以僅設(shè)置在電阻體17寬度方向上的一側(cè)，例如 圖6中電阻體17的左側(cè)或右側(cè)。
[0108] 本實施例的半導體電阻結(jié)構(gòu)的電阻值是可調(diào)的，例如，在半導體電阻結(jié)構(gòu)形成之 后，可以通過調(diào)節(jié)施加至柵