°C的溫度時具有例如5mA/cm2的電流密度流動。
[0138]VGE是前述電壓VG和VE之間的差，“th”指示所謂的“閾值電壓”。
[0139]針對IGBT，導電溝道(MOS溝道)的閾值電壓VGEth必須保持在合適的范圍內(如，約6V或4V)。對本體區(qū)摻雜使用低劑量通常導致低閾值電壓。因此，可以增加柵極絕緣層的厚度(通常使用氧化硅作為材料)來補償該效應。
[0140](部分地)更厚的柵極絕緣可以進一步降低柵極電容。這可能導致更低的必要的柵極電流和開關損耗。
[0141]根據應用和器件的期望電特性，可以確定不同絕緣部分的厚度。
[0142]在另一個實施例中，一個絕緣層部分的厚度高達絕緣層溝道部分的厚度的2倍。
[0143]在另一個發(fā)射極區(qū)將本體區(qū)和源區(qū)連接的實施例中，柵電極絕緣層的至少一部分是由氧化硅制成的，其厚度在150nm和300nm之間，或者在25nm*VGEth/V和50nm*VGEth/V之間。VGEth如上文定義是柵極和發(fā)射極之間的閾值電壓。
[0144]在使用氧化硅作為絕緣材料時，可以使用80_120nm的厚度。增加值也可以是150-300nm。其它情形中，可以通過考慮閾值電壓來計算該厚度，例如，厚度在25nm*VGEth/V 和 50nm*VGEth/V 之間。
[0145]在另一個半導體器件1200實施例中，柵極區(qū)域與本體區(qū)、源區(qū)和漂移區(qū)絕緣。絕緣層面向源區(qū)和/或本體區(qū)121的部分的厚度與面向漂移區(qū)122的部分的厚度不同。
[0146]圖11和圖12示出了這樣的結構。圖12具有附加的單元間區(qū)域，稍后對其描述。
[0147]如果在二極管(反向)模式中的同時施加負柵極電壓(相對于源極電壓)，可能出現另一種效應。這時，在η摻雜漂移區(qū)內的溝槽附近形成(空穴)反型層(見圖12中的虛線123)。空穴濃度越高，則該層越充當P發(fā)射極。這個效應也在二極管模式期間增加存儲的電荷載流子等離子體，因而增加了開關損耗。在合適的區(qū)中增加絕緣厚度可以是用來避免這一點的可能的措施。另一方面，該效應可以用于好的方面，以在具有負柵極電壓的同時獲得低二極管正向電壓。因此，二極管側溝槽的絕緣可以是薄的，如圖9所示?？梢约僭O，二極管溝槽內的電位連接至柵極電位。
[0148]在另一個半導體器件實施例中，柵極區(qū)域與本體區(qū)、源區(qū)和漂移區(qū)絕緣，第二導電類型的二極管區(qū)與和本體區(qū)分離的漂移區(qū)形成PN結，其中絕緣層面向源區(qū)或本體區(qū)的部分的厚度與面向二極管區(qū)的部分的厚度不同。
[0149]圖9示出一種FET側溝槽的絕緣比二極管側溝槽更厚的裝置。
[0150]圖10示出一種相反的裝置，其中FET側溝槽的絕緣比二極管側溝槽更薄。
[0151]圖12示出一種裝置，其中僅面向FET部的部分具有薄絕緣，且面向二極管區(qū)或漂移區(qū)的部分具有厚絕緣。
[0152]在另一個實施例中，半導體器件包括多個柵極溝槽，柵極溝槽從在主表面處的本體區(qū)的電接觸界面垂直地到達漂移區(qū)，并將一個或多個本體區(qū)與一個或多個二極管區(qū)分離。在多個柵極溝槽中的至少一個內布置至少一個場效應晶體管結構的至少一個柵極，其中柵極區(qū)域與本體區(qū)、源區(qū)和漂移區(qū)絕緣。
[0153]在另一個實施例中，圖8的半導體結構800包括至少一個柵極溝槽81，柵極溝槽81包括位于本體區(qū)2和單元間區(qū)域2c之間的至少一個場效應晶體管結構110的柵極。
[0154]二極管溝槽82包括由浮動導電材料填充的填充區(qū)域，填充區(qū)可電連接或連接至柵極或預先限定的電位，并位于單元間區(qū)域2c和二極管區(qū)2a之間。二極管溝槽82的填充區(qū)與單元間區(qū)域、二極管區(qū)和漂移區(qū)絕緣。
[0155]圖8以及圖9、10、12示出了溝槽IGBT單元，其中單IGBT和二極管單元120不在彼此旁邊(僅被柵極溝槽分離)，但包括作為附加分離的單元間結構130。相關聯的單元間區(qū)域2c可以包括浮動摻雜區(qū)。
[0156]在這些圖中描繪了低摻雜劑量部分D的示例。
[0157]結構可以具有條狀結構的布局，或使得單元形成正方形或其它多邊形，從而在相連接的單元間區(qū)域內形成規(guī)則的網格。
[0158]在圖8圖示的示例性實施例中，IGBT單元110的本體區(qū)2在第一垂直溝槽和第二垂直溝槽(柵極溝槽)81之間延伸。單元間結構130的浮動本體區(qū)2c在第二垂直溝槽81和第三垂直溝槽(二極管溝槽)82之間延伸。二極管單元120的二極管區(qū)2a在第三垂直溝槽82和第四垂直溝槽之間延伸。例如，浮動半導體區(qū)域2c的最大摻雜濃度實質上等于或者高于本體區(qū)2的最大摻雜濃度。
[0159]根據實施例，浮動半導體區(qū)域2c比本體區(qū)2、陽極區(qū)2a、以及垂直溝槽81和82更深地垂直延伸到漂移區(qū)I中，如圖8所示。浮動區(qū)域通常具有第二導電類型的摻雜(這里為P)。
[0160]在另一個實施例中，柵極溝槽內的柵極區(qū)域的絕緣厚度與二極管溝槽內的填充區(qū)域的絕緣厚度不同。
[0161]圖9和圖10示出每一個溝槽類型(柵極或二極管溝槽)在厚度上的區(qū)別，但作為一個整體。因此，每一個溝槽內的絕緣具有恒定的厚度。
[0162]在另一個實施例中，半導體至少包括包含填充區(qū)域的隔離物溝槽。其位于單元間區(qū)域之內或將單元間區(qū)域打斷，單元間區(qū)域位于遠離柵極與二二極管或第二柵極溝槽之間，其中隔離物溝槽內絕緣的厚度與柵極或二極管溝槽內的絕緣的厚度不同。
[0163]圖10示出了在單元間區(qū)域內包括溝槽的這種裝置。
[0164]這些填充有電極的溝槽將浮動區(qū)分為多個單元間區(qū)域。這些單元間區(qū)域內的附加溝槽自身可以具有不同的絕緣厚度。這將依賴于它們的用途，一種選擇是對它們全部施加柵極電位?？商鎿Q地，它們可以連接至發(fā)射極電極10。
[0165]隔離物溝槽的每一個個別的絕緣層的厚度可以與柵極溝槽絕緣的厚度相同，或者與二極管溝槽絕緣的厚度相同。該厚度還可以與最接近的柵極或二極管溝槽中的一個相同。圖10中示出后者。
[0166]一些實施例涉及半導體器件，包括作為第一部件的至少一個在半導體襯底上形成的場效應晶體管結構。其包括漂移區(qū)、至少一個本體區(qū)、至少一個源區(qū)、至少一個柵極。源區(qū)和漂移區(qū)至少主要包括第一導電類型，且本體區(qū)至少主要包括第二導電類型。柵極被布置為，使得柵極能夠使源區(qū)和漂移區(qū)之間的導電溝道穿過本體區(qū)。半導體還包括作為第二部件的第二導電類型的單元間區(qū)域，以及作為第三部件的第二導電類型的二極管區(qū)，其與和本體區(qū)分離的漂移區(qū)形成PN結。
[0167]柵極溝槽從主表面垂直到達漂移區(qū)，并將第一部件和第二部件分離，其中至少一個場效應晶體管結構的至少一個柵極被布置在柵極溝槽內。該柵極區(qū)域與本體區(qū)、源區(qū)和漂移區(qū)絕緣。此外，包括由浮動導電材料填充的填充區(qū)域的二極管溝槽從主表面垂直到達漂移區(qū)，并將第二和第三部件分離，填充區(qū)域可電連接或連接至柵極或預先限定的電位。填充區(qū)域與本體區(qū)、源區(qū)和漂移區(qū)絕緣。
[0168]柵極溝槽內的柵極區(qū)域的絕緣厚度與二極管溝槽內的填充區(qū)域的絕緣厚度不同。
[0169]半導體器件可以包括一個或多個的可選的、附加的特征，這些特征對應于結合所建議的概念或者一個或多個上述實施例所提到的一個或多個方面(如圖1a和lb)。
[0170]圖9和圖10示出每一個溝槽類型(柵極或二極管溝槽)的厚度的區(qū)別。
[0171]一些實施例涉及半導體器件，包括至少一個在半導體襯底上形成的場效應晶體管結構。其包括漂移區(qū)、至少一個本體區(qū)、至少一個源區(qū)、和至少一個柵極，其中源區(qū)和漂移區(qū)至少主要包括第一導電類型。本體區(qū)至少主要包括第二導電類型，并且柵極被布置為，使得柵極能夠使源區(qū)和漂移區(qū)之間的導電溝道穿過本體區(qū)。半導體還包括第二導電類型的二極管區(qū)，二極管區(qū)與和本體區(qū)分離的漂移區(qū)形成PN結。二極管區(qū)包括至少一個從在半導體襯底主表面處的二極管區(qū)的電接觸界面延伸至漂移區(qū)的低摻雜劑量部分，其中低摻雜劑量部分內的摻雜劑量小于擊穿電荷的3倍。
[0172]半導體器件可以包括一個或多個的可選的、附加的特征，這些特征對應于結合所建議的概念或者一個或多個上述實施例所提到的一個或多個方面(如圖1a和lb)。
[0173]圖2示出根據描述的具有低摻雜劑量部分的二極管區(qū)2a。對于未描述的數字，見圖1Co
[0174]針對RC-1GBT單元，二極管區(qū)2a內的低摻雜部分D3的小于擊穿電荷的3倍的的摻雜劑量可以被使用。該低摻雜部分駐留在金屬接觸表面10、15和漂移區(qū)I之間。可以實現低P發(fā)射極效率，并因而低積累電荷以及低開關損耗。通過對柵極絕緣(柵極氧化物)厚度進行專門適應，可以支持該措施。
[0175]根據所建議的概念或一個或多個上述實施例，一些實施例涉及用于形成半導體器件的方法。
[0176]一些實施例涉及具有低本體摻雜的RC-1GBT。
[0177]正向模式中通常單片集成的IGBT和第一集成續(xù)流二極管使用公共(通常P摻雜)的本體區(qū)，因而形成RC-1GBT(反向導電絕緣柵極雙極型晶體管)。為在反向模式中導電，當操作為二極管時，P本體區(qū)用作P發(fā)射極。所述發(fā)射極的高摻雜濃度導致IT基底中的高電荷載流子等離子體。為降低開關損耗(即半導體器件100的反向電流峰和反向恢復能量以及IGBT單元110的接通能量)，電荷載流子等離子體應當為低。另一方面，P本體區(qū)的摻雜濃度應當足夠高，以提供導電溝道(MOS溝道)的閾值電壓。
[0178]此外，可以降低RC-1GBT的柵極電容以保持控制功率為低。可以通過增加RC-1GBT中的柵極絕緣層的厚度來使得能夠進行這一點。
[0179]作為第二個條件，可以保持對抗過流、高壓和短路強度的魯棒性和持續(xù)性為高。
[0180]所建議的結構可以減小IGBT單元的P本體區(qū)的發(fā)射極效率，維持可能的閾值電壓并減小輸入電容，而不減小魯棒性。
[0181]P發(fā)射極效率是空穴電流與流過PN結的總電流之比。減小空穴電流導致更低的發(fā)射極效率。可以通過更少的P本體區(qū)摻雜來實現這一點。
[0182]所提到的RC-1GBT (參見圖1C)的變型包括位于包括源區(qū)3的IGBT單元110旁的二極管單元120。這些分離的二極管單元120包括用作二極管功能(在反向模式中)的陽極區(qū)的二極管區(qū)2a。后者僅用于允許來自背面11的電子至前面接觸10的通道，其使用并經過低發(fā)射極效率的P摻雜區(qū)。為此目的，這些單元120的P區(qū)(二極管區(qū)2a)被特別地低摻雜(圖1C)。此外，到達單元區(qū)域中的接觸溝槽可以再一次減小二極管模式中的有效P劑量。
[0183]例如，與MOSFET相反，常規(guī)的IGBT不反向傳導電流。因此，IGBT模塊可以包括抗平行續(xù)流二極管，其在反方向傳導電流。例如，在一些示例中，通過在IGBT背面的附加η-發(fā)射極區(qū)(其也稱為RC-1GBT)，實現此功能。
[0184]所建議的器件可以提供在二極管操作中的改進。例如，可以減小存儲的電荷，這在對二極管進行整流期間的IGBT或二極管中的開關損耗是重要的。
[0185]圖13示出根據實施例的半導體器件的示意性橫截面。半導體器件1300包括從半導體襯底主表面延伸到半導體襯底中的第一摻雜區(qū)1310。第一摻雜區(qū)1310包括第一導電類型(P摻雜或摻雜)。此外，半導體器件1300包括被布置與第一摻雜區(qū)1310相鄰的第二摻雜區(qū)1320。第二摻雜區(qū)1320包括第二導電類型(η摻雜或P摻雜)。第一摻雜區(qū)1310包括至少一個從半導體襯底主表面延伸至第二摻雜區(qū)1320的低摻雜劑量部分。第一摻雜區(qū)1310的低摻雜劑量部分內的摻雜劑量小于擊穿電荷的3倍。此外，半導體器件1300包括與在半導體襯底的主表面處的第一摻雜區(qū)1310接觸的第一電極結構1330。在半導體襯底的主表面處的第一電極結構1330的逸出功大于4.9eV或低于4.4eV。此外，半導體器件1300包括與第二摻雜區(qū)接觸的第二電極結構1340。
[0186]通過使用逸出功大于第一摻雜區(qū)的逸出功的第一電極結構的材料，盡管第一摻雜區(qū)包括非常低的摻雜濃度，但可以減小半導體器件的漏電流。由于第一摻雜區(qū)內的非常低的摻雜濃度，可以減小半導體器件的開關損耗。此外，由于第一電極結構包括大于第一摻雜區(qū)逸出功的逸出功，在第一電極結構和第一摻雜區(qū)之間可以獲得歐姆接觸。此外，由于第一摻雜區(qū)內的非常低的摻雜濃度，可以避免或減小附加的壽命設計。
[0187]例如，半導體器件1300的半導體襯底可以是硅基半導體襯底、碳化硅基半導體襯底、砷化鎵基半導體襯底或氮化鎵半導體襯底。半導體器件1300的半導體襯底可以是晶片、部分晶片或半導體管芯。
[0188]半導體襯底的主表面可以是朝著半導體表面的頂部上的金屬層、絕緣層或鈍化層的半導體襯底表面。相比于半導體結構的基本上垂直的邊緣(如，通過將半導體管芯與其它管芯分離得到)，盡管溝槽(例如絕緣溝槽、柵極溝槽)可以被布置在基本水平的表面上，但半導體結構的主表面可以是基本上橫向延伸的水平表面。換言之，半導體襯底的主表面可以是半導體材料和半導體襯底的頂部上的絕緣層、金屬層或鈍化層之間的界面。
[0189]第一導電類型的第一摻雜區(qū)1310可以包括P摻雜(如通過并入鋁離子或硼離子)或η摻雜(如通過并入氮離子、磷離子或砷離子)。相應地，第二導電類型指示相反的η摻雜或P摻雜。換言之，第一導電類型可以指示P摻雜且第二導電類型可以指示η摻雜，或者反之亦然。
[0190]第一摻雜區(qū)1310可以表示二極管(如圖13或14)的陽極(或陰極)，或者晶體管結構(如圖1a至12)的源/漏區(qū)或本體區(qū)。第一摻雜區(qū)1310至少在低摻雜劑量部分內包括非常低的摻雜濃度。低摻雜劑量部分內的摻雜劑量小于擊穿電荷的3倍(或小于擊穿電荷的2倍或I倍)。低摻雜劑量部分內的摻雜劑量可以等于沿低摻雜劑量部分特征路徑的在凈摻雜濃度(受主減施主，或相反)之上的積分或求和，低摻雜劑量部分從半導體襯底主表面延伸至