用于功率半導(dǎo)體裝置的場板結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體上涉及功率半導(dǎo)體裝置的結(jié)構(gòu)和制造，且具體而言涉及半絕緣場板的結(jié)構(gòu)和制造。
【背景技術(shù)】
[0002]將在功率二極管結(jié)構(gòu)中說明本發(fā)明，但在以下說明中應(yīng)理解，本發(fā)明同等適用于其它功率半導(dǎo)體裝置結(jié)構(gòu)，例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、雙極結(jié)晶體管(BJT)、絕緣柵雙極晶體管(IGBT)以及閘流晶體管。
[0003]半絕緣場板已廣泛用于功率半導(dǎo)體裝置結(jié)構(gòu)。半絕緣場板的基本功能是在裝置的斷開狀態(tài)下在板下方提供均勻的電場分布，這有助于提高功率半導(dǎo)體裝置的擊穿電壓。然而，半絕緣場板通常需要進(jìn)行圖案化，這需要增加制造成本的額外蝕刻步驟[I]。所述蝕刻步驟可以通過在金屬化之前或在金屬化之后沉積非晶硅層作為半絕緣場板而被跳過[2]。然而，在金屬化之后的沉積可能引起對電爐的污染，而在金屬化之前的沉積可能由于金屬與硅之間的增加的接觸電阻而引起電氣性能降級。因此，本發(fā)明的目標(biāo)是提供一種有成本效益的半絕緣場板結(jié)構(gòu)以及為此的制造方法，而不會產(chǎn)生過程兼容性或電氣性能降級問題。
[0004]現(xiàn)有技術(shù)
[0005]圖1中示出實(shí)施于橫向功率二極管結(jié)構(gòu)中的現(xiàn)有技術(shù)半絕緣場板。如圖所示，半絕緣場板是氧化硅層(31)上方的半絕緣多晶硅(SIPOS)層(32)。SIPOS層(32)通過在金屬化之前進(jìn)行沉積而制造。在裝置的斷開狀態(tài)下，電流從陰極(22)到陽極(21)流過SIPOS層(32)，從而產(chǎn)生高于SIPOS (32)的電阻的線性電壓降。線性電壓降會在n_漂移區(qū)(12)的表面處引起均勻的電場分布。均勻的電場分布消除或減少了 P陽極(11)和/或n+陰極
(13)附近的峰值電場，這有助于提高二極管的擊穿電壓。然而，結(jié)構(gòu)的制造過程需要蝕刻SIPOS以在表面處切開金屬電極(21、22)的接觸孔，并且蝕刻工藝可以引起額外的制造成本。
[0006]圖2中示出實(shí)施于垂直功率二極管結(jié)構(gòu)中的另一現(xiàn)有技術(shù)半絕緣場板。如圖所示，半絕緣場板是氧化硅層(31)以及金屬電極(21、23)兩者上方的高電阻率非晶硅層
(33)ο高電阻率非晶硅層(33)通過在金屬化之后進(jìn)行沉積而制造。在裝置的斷開狀態(tài)下，電流從外部金屬(23)到結(jié)終端處的陽極金屬(21)流過非晶硅層(33)，從而引起高于非晶硅(33)的電阻的線性電壓降。線性電壓降會在位于P陽極(11)與P護(hù)環(huán)(14)之間的n_漂移區(qū)(12)的表面處引起均勻的電場分布，這有助于提高結(jié)終端處的二極管的擊穿電壓。然而，在裝置晶片的表面處存在金屬之后，非晶硅層(33)的制造需要沉積步驟。在沉積過程中所述金屬可能引起對電爐的污染。
[0007]圖3中示出實(shí)施于垂直功率二極管結(jié)構(gòu)中的再另一現(xiàn)有技術(shù)半絕緣場板。如圖所示，半絕緣場板是氧化硅層(31)上方以及金屬電極(21、23)下方的高電阻率非晶硅層
(33)ο高電阻率非晶硅層(33)通過在金屬化之前進(jìn)行沉積而制造。在裝置的斷開狀態(tài)下，電流從外部金屬(23)到結(jié)終端處的陽極金屬(21)流過非晶硅層(33)，從而引起高于非晶硅(33)的電阻的線性電壓降。線性電壓降會在位于P陽極(11)與P護(hù)環(huán)(14)之間的n_漂移區(qū)(12)的表面處引起均勻的電場分布，這有助于提高結(jié)終端處的二極管的擊穿電壓。然而，位于陽極電極(21)與P陽極(11)之間的非晶硅(33)可以在此處引起增加的接觸電阻，這會使電氣性能降級。例如，增加的接觸電阻將引起增加的開態(tài)電壓降。對于另一實(shí)例，如果相同結(jié)構(gòu)實(shí)施于功率MOSFET中，那么增加的接觸電阻將會引起增加的導(dǎo)通電阻。

【發(fā)明內(nèi)容】

[0008]因此，本發(fā)明的目標(biāo)是提供一種有成本效益的半絕緣場板結(jié)構(gòu)以及為此的制造方法，而不會產(chǎn)生過程可兼容或電氣性能降級的問題。
[0009]為了實(shí)現(xiàn)此目標(biāo)以及其它目標(biāo)，本發(fā)明提供一種新的半絕緣場板結(jié)構(gòu)，所述半絕緣場板結(jié)構(gòu)包括位于在功率半導(dǎo)體裝置的表面處的金屬電極(21、22/23)之間的薄半絕緣層(34)ο
[0010]進(jìn)一步的，其中所述半絕緣層(34)包括任何高電阻率材料，包含但不限于，氮化欽、多晶娃以及非晶娃。
[0011]進(jìn)一步的，其中所述半絕緣層(34)由側(cè)壁處的所述金屬電極(21、22/23)接觸。
[0012]進(jìn)一步的，所述的半絕緣場板結(jié)構(gòu)，其實(shí)施于LDMOS中。
[0013]進(jìn)一步的，所述的半絕緣場板結(jié)構(gòu)，其實(shí)施于LIGBT中。
[0014]進(jìn)一步的，所述的半絕緣場板結(jié)構(gòu)，其實(shí)施于垂直功率MOSFET中。
[0015]進(jìn)一步的，所述的半絕緣場板結(jié)構(gòu)，其實(shí)施于功率BJT中。
[0016]進(jìn)一步的，所述的半絕緣場板結(jié)構(gòu)，其實(shí)施于IGBT中。
[0017]進(jìn)一步的，所述的半絕緣場板結(jié)構(gòu)，其實(shí)施于閘流晶體管中。
[0018]一種用于制造半絕緣場板結(jié)構(gòu)的制造方法，所述制造方法包括
[0019]通過將覆蓋裝置晶片的硅表面的氧化硅(31)圖案化形成接觸孔(41)，
[0020]將薄半絕緣層(34)沉積在所述晶片的整個表面上，
[0021]沉積以及圖案化所述薄半絕緣層(34)上的金屬電極(21、22/23)以及
[0022]退火以使所述金屬電極(21、22/23)穿過所述薄半絕緣層(34)。
[0023]進(jìn)一步的，其中所述半絕緣層(34)包括任何高電阻率材料，包含但不限于，氮化欽、多晶娃以及非晶娃。
[0024]進(jìn)一步的，其中所述沉積方法包含化學(xué)氣相沉積、低壓化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積或濺鍍。
【附圖說明】
[0025]圖1是實(shí)施于橫向功率二極管中的現(xiàn)有技術(shù)SIPOS場板結(jié)構(gòu)的橫截面圖。
[0026]圖2是實(shí)施于垂直功率二極管中的現(xiàn)有技術(shù)非晶硅場板的橫截面圖。
[0027]圖3是實(shí)施于垂直功率二極管中的另一現(xiàn)有技術(shù)非晶硅場板的橫截面圖。
[0028]圖4是實(shí)施于橫向功率二極管中的本發(fā)明的橫截面圖。
[0029]圖5是實(shí)施于橫向雙擴(kuò)散MOSFET (LDMOS)中的本發(fā)明的橫截面圖。
[0030]圖6是實(shí)施于垂直功率二極管中的本發(fā)明的橫截面圖。
[0031]圖1是實(shí)施于垂直功率MOSFET中的本發(fā)明的橫截面圖。
[0032]圖8是實(shí)施于垂直功率BJT中的本發(fā)明的橫截面圖。
[0033]圖9A到圖9D示出之前在圖6中示出的本發(fā)明的實(shí)施例的關(guān)鍵制造工序。
【具體實(shí)施方式】
[0034]圖1是實(shí)施于橫向功率二極管中的現(xiàn)有技術(shù)SIPOS場板結(jié)構(gòu)的橫截面圖。二極管包括P陽極(ll)、n_漂移區(qū)(12)以及P襯底(16)上的η +陰極(13)。ρ陽極(11)以及η +陰極(13)分別由陽極電極(21)以及陰極電極(22)接觸。η_漂移區(qū)(12)的表面由氧化硅層(31)覆蓋。氧化硅層(31)由SIPOS層(32)覆蓋。SIPOS層部分由金屬電極(21、22)覆蓋。SIPOS場板(32)的制造過程包含:(I)將摻雜有氧化硅或氮化硅的高電阻率多晶硅沉積在氧化硅(31)上；(2)通過光學(xué)光刻以及蝕刻圖案化SIPOS (32)以及氧化硅(31);以及
(3)通過沉積以及圖案化形式金屬電極(21、22)。
[0035]圖2是實(shí)施于垂直功率二極管中的現(xiàn)有技術(shù)非晶硅場板的橫截面圖。二極管包括P陽極(11)、η_漂移區(qū)(12)、η.陰極(13)以及結(jié)終端處的多個P護(hù)環(huán)(14)。η.陰極(13)由晶片底部處的陰極電極(22)接觸，并且ρ陽極(11)以及ρ護(hù)環(huán)(14)