地抑制碳化硅半導體器件的泄漏電流。
【附圖說明】
[0021]圖1是示意性示出本發(fā)明的一個實施例中的碳化硅半導體器件的構造的平面圖。
[0022]圖2是沿著圖1中的I1-1I線截取的局部示意性橫截面圖。
[0023]圖3是圖1的局部放大視圖。
[0024]圖4是與圖3的視場對應的碳化硅襯底的平面圖。
[0025]圖5是示意性示出用于制造圖2的碳化硅半導體器件的方法的第一步驟的局部橫截面圖。
[0026]圖6是示意性示出用于制造圖2的碳化硅半導體器件的方法的第二步驟的局部橫截面圖。
[0027]圖7是示意性示出用于制造圖2的碳化硅半導體器件的方法的第三步驟的局部橫截面圖。
[0028]圖8是示意性示出用于制造圖2的碳化硅半導體器件的方法的第四步驟的局部橫截面圖。
[0029]圖9是示意性示出用于制造圖2的碳化硅半導體器件的方法的第五步驟的局部橫截面圖。
[0030]圖10是示意性示出用于制造圖2的碳化硅半導體器件的方法的第六步驟的局部橫截面圖。
[0031]圖11是示意性示出用于制造圖2的碳化硅半導體器件的方法的第七步驟的局部橫截面圖。
[0032]圖12是示意性示出用于制造圖2的碳化硅半導體器件的方法的第八步驟的局部橫截面圖。
[0033]圖13是示意性示出用于制造圖2的碳化硅半導體器件的方法的第九步驟的局部橫截面圖。
[0034]圖14是示意性示出碳化硅半導體器件中包括的碳化硅襯底的側壁表面中的精細結構的示例的局部橫截面圖。
[0035]圖15示出多晶型4H的六方晶體的(000-1)面的晶體結構。
[0036]圖16示出沿著圖15的XV1-XVI線的(11_20)面的晶體結構。
[0037]圖17示出具有在(11-20)面內(nèi)的圖14的組合面的表面附近的晶體結構。
[0038]圖18示出從(01-10)面觀察到的圖14的組合面。
[0039]圖19示出圖14的修改形式。
【具體實施方式】
[0040]下面參照附圖描述了本發(fā)明的實施例。應該注意，在以上提到的附圖中，相同或對應的部分被賦予相同的參考符號并且不進行重復描述。關于本說明書的結晶學表示方法，單個面用O標示，群面用{}標示。另外，為了指示面具有負指數(shù)，作為數(shù)字上方附帶
(橫條)的替代方式，在數(shù)字之前附帶負號。
[0041](碳化硅半導體器件的構造)
[0042]如圖1和圖2中所示，MOSFET 100 (碳化硅半導體器件)包括:元件部CL，其設置有晶體管元件(半導體元件)；終端部TM，其圍繞元件部CL。MOSFET 100包括外延襯底10 (碳化硅襯底)、絕緣膜21、層間絕緣膜29、柵電極30、源電極31 (第一主電極)、漏電極42 (第二主電極)、柵極流道(gate runner) 50、互連層51和柵極焊盤59。
[0043]外延襯底10由具有六方單晶結構的碳化硅制成。單晶結構優(yōu)選地具有多晶型4H。外延襯底10具有上表面Pl (第一主表面)和背面表面P2 (與第一主表面相反的第二主表面)。上表面Pl具有平坦表面FT、側壁表面ST和底表面BT。平坦表面FT位于元件部CL中。側壁表面ST和底表面BT位于終端部TM中。側壁表面ST圍繞平坦表面FT并且相對于平坦表面FT傾斜，以靠近背面表面P2。底表面BT在終端部TM中圍繞側壁表面ST。與側壁表面ST相對于平坦表面FT的傾斜相比，底表面BT相對于平坦表面FT具有較小的傾斜。這里，“較小的傾斜”代表包括沒有傾斜的情況的概念，S卩，包括平行的概念。因此，底表面BT可以基本上平行于平坦表面FT，如圖2中所示。
[0044]上表面Pl的平坦表面FT優(yōu)選地基本上平行于{000-1}面。具體地講，平坦表面FT相對于{000-1}面的傾斜優(yōu)選地不大于10°，更優(yōu)選地，不大于5°。
[0045]上表面Pl的側壁表面ST相對于{000-1}面傾斜不小于50°且不大于80°。
[0046]當宏觀地看時，上表面Pl的側壁表面ST可具有{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}的面取向中的一種。應該注意，{0-33-8}的面取向相對于{000-1}面具有54.V的偏離角。{0-11-2}的面取向相對于{000-1}面具有75.1°的偏離角。因此，{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}的面取向對應于54.7°至75.1。的偏離角。依據(jù)考慮關于偏離角有約5°的制造誤差這一事實，執(zhí)行處理，以使上表面Pl的側壁表面ST相對于{000-1}面傾斜約不小于50°且不大于80°，由此側壁表面ST的宏觀面取向有可能對應于{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}中的一種。
[0047]如上所述的側壁表面ST容易設置有“特定面”。隨后，將描述具體面的細節(jié)。
[0048]外延襯底10包括單晶襯底19、η漂移區(qū)11 (第一雜質(zhì)區(qū))、P體區(qū)12 (第二雜質(zhì)區(qū))、η源極區(qū)13 (第三雜質(zhì)區(qū))、JTE區(qū)14 (側壁雜質(zhì)區(qū))、保護環(huán)區(qū)15、場停止區(qū)16和ρ接觸區(qū)17。
[0049]單晶襯底19具有η型導電性。η漂移區(qū)11具有η型導電性(第一導電類型)。ρ體區(qū)12設置在漂移區(qū)11上，并且具有ρ型導電性(不同于第一導電類型的第二導電類型)。η源極區(qū)13設置在體區(qū)12上，并且通過ρ體區(qū)12與η漂移區(qū)11分離。η漂移區(qū)11、ρ體區(qū)12、η源極區(qū)13和ρ接觸區(qū)17中的每一個具有位于上表面Pl的平坦表面FT上的部分。P接觸區(qū)17連接到ρ體區(qū)12。ρ接觸區(qū)17的雜質(zhì)濃度高于ρ體區(qū)12的雜質(zhì)濃度。
[0050]JTE區(qū)14具有ρ型導電性。JTE區(qū)14設置在上表面Pl的側壁表面ST，并且連接到ρ體區(qū)12。JTE區(qū)14的雜質(zhì)濃度低于ρ體區(qū)12的雜質(zhì)濃度。保護環(huán)區(qū)15具有ρ型導電性。保護環(huán)區(qū)15設置在外延襯底10的上表面Pl的底表面BT上，與側壁表面ST分離，并且圍繞側壁表面ST。場停止區(qū)16具有η型導電性并且其雜質(zhì)濃度高于η漂移區(qū)11的雜質(zhì)濃度。場停止區(qū)16圍繞側壁表面ST。
[0051]絕緣膜21具有柵極絕緣膜21G和側壁絕緣膜21S。在上表面Pl的平坦表面FT上，柵極絕緣膜21G將η漂移區(qū)11和η源極區(qū)13彼此連接。因此，溝道表面形成在平坦表面FT上。側壁絕緣膜21S覆蓋上表面Pl的側壁表面ST和底表面ΒΤ。
[0052]柵電極30設置在柵極絕緣膜21G上。柵極流道50和柵極焊盤59 (圖1)設置在柵電極30上，并且由導體制成。源電極31是在上表面Pl的平坦表面FT上與η源極區(qū)13和P接觸區(qū)17接觸的歐姆電極?；ミB層51設置在源電極31和層間絕緣膜29上。漏電極42是設置在背面表面Ρ2上的歐姆電極。柵極流道50被構造成抑制柵電極30中的電勢差。
[0053]如圖3中所示，當在平面圖中觀察時，元件部CL和終端部TM之間的邊界可包括曲折構造。在這個曲折構造中，從元件部CL突出到終端部TM的部分的角度DC優(yōu)選地是60°。此外，在這個曲折構造中，從終端部TM突出到元件部CL的部分的角度DT優(yōu)選地是60°。60°是優(yōu)選的，是因為外延襯底10具有呈六重對稱性的六方晶體結構。如圖4中所示，側壁表面ST優(yōu)選地沿著曲折構造設置，底表面BT在該曲折構造中與側壁表面ST相鄰地設置。
[0054](制造碳化硅半導體器件的方法)
[0055]接下來，將示出制造MOSFET 100 (圖2)的方法。
[0056]參照圖5，通過在單晶襯底19上外延生長碳化硅，形成用于構成上表面Pl的η漂移區(qū)11。因此，形成具有單晶襯底19和η漂移區(qū)11的外延襯底10?？赏ㄟ^CVD(化學氣相沉積)方法執(zhí)行外延生長。在這種情形下，可以使用氫氣作為載氣。例如，可以使用硅烷(SiH4)和丙烷(C3H8)的混合氣體作為原材料氣體。這樣做時，優(yōu)選地，例如，引入氮(N)或磷(P)作為用于為碳化硅提供η型導電性的雜質(zhì)。
[0057]接下來，在上表面Pl上形成掩膜層71。優(yōu)選地，掩膜層71是形成在外延襯底10的上表面Pl上的熱氧化膜。接下來，在掩膜層71上形成具有圖案的光致抗蝕劑層72。通過使用光致抗蝕劑層72進行蝕刻，將這個圖案轉印到掩膜層71 (圖6)。
[0058]如圖7中所示，在上表面Pl上，使用掩膜層71執(zhí)行熱蝕刻。具體地講，通過蝕刻去除外延襯底10的上表面Pl的一部分，該蝕刻通過在將外延襯底10的上表面Pl的一部分暴露于包含齒素的氣體的同時加熱外延襯底10進行。因此，在外延襯底10的上表面Pl處形成側壁