一種制作嵌入式閃存柵極的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體制造工藝，尤其涉及一種嵌入式閃存柵極的制作方法。
【背景技術(shù)】
[0002]存儲器用于存儲大量數(shù)字信息，最近據(jù)調(diào)查顯示，在世界范圍內(nèi)，存儲器芯片大約占了半導體交易的30 %，多年來，工藝技術(shù)的進步和市場需求催生越來越多高密度的各種類型存儲器，如RAM (隨機存儲器)、SRAM (靜態(tài)隨機存儲器)、DRAM (動態(tài)隨機存儲器)和FRAM(鐵電存儲器)等。其中，閃存存儲器即FLASH，其成為非易失性半導體存儲技術(shù)的主流，即使在供電電源關(guān)閉后仍能保持片內(nèi)信息；在存儲器電可擦除和可重復編程，而不需要特殊的高電壓；閃存存儲器具有成本低、密度大的特點。其獨特的性能使其廣泛的運用于各個領(lǐng)域，包括嵌入式系統(tǒng)，如PC及設備、電信交換機、蜂窩電話、網(wǎng)絡互連設備、儀器儀表和汽車器件，同時還包括新興的語音、圖像、數(shù)據(jù)存儲器類產(chǎn)品。在各種各樣的FLASH器件中，嵌入式閃存器件是片上系統(tǒng)(SOC)的一種，在一片集成電路內(nèi)同時集成邏輯電路模塊和閃存電路模塊，在智能卡、微控制器等產(chǎn)品中有廣泛的用途。
[0003]嵌入式閃存器件中的閃存存儲器具有堆棧式柵極結(jié)構(gòu)，此結(jié)構(gòu)包括遂穿氧化層、用來儲存電荷的多晶硅浮置柵極、氧化硅/氮化硅/氧化硅(ONO)結(jié)構(gòu)的柵極介電層以及用來控制數(shù)據(jù)存取的多晶硅控制柵極。
[0004]現(xiàn)有的P型嵌入式閃存器件制作方法為，在步驟100中，提供半導體襯底，將半導體襯底分為三個區(qū)域，分別為:用于形成邏輯器件的第一區(qū)域I，邏輯電路區(qū)域I ;高壓電路區(qū)域II ;用于形成閃存存儲器的三區(qū)域III，閃存單元區(qū)域III。在所述邏輯電路區(qū)域中形成有柵極介電層，在所述閃存單元區(qū)域和所述高壓電路區(qū)域中形成有堆棧式結(jié)構(gòu)，此結(jié)構(gòu)包括遂穿氧化層、多晶硅浮置柵極以及氧化硅/氮化硅/氧化硅(ONO)結(jié)構(gòu)的柵極介電層。接著，在所述半導體襯底上沉積形成第一多晶硅層。在步驟101中，采用掩膜刻蝕高壓電路區(qū)域中的第一多晶硅層。在步驟102中，在所述半導體襯底上形成第二多晶硅層。在步驟103中，圖案化所述第二多晶硅層和所述第一多晶硅層。在步驟104中，沉積形成側(cè)墻，在后續(xù)刻蝕邏輯電路區(qū)域中多晶硅層時所述側(cè)墻用于保護控制柵極、高壓晶體管柵極和選擇柵極。在步驟105中，預摻雜邏輯電路區(qū)域中的多晶硅層，同時實施圖案化工藝。
[0005]對于55nm以及更先進的技術(shù)節(jié)點而言，由于閃存存儲器應用于高壓設備中其需要具有高擊穿電壓，因此，在閃存存儲器中形成的多晶硅控制柵極的結(jié)構(gòu)為兩層的多晶硅。在嵌入式閃存工藝中，邏輯電路區(qū)域和閃存單元區(qū)域中的多晶硅層的厚度不同，將引起嵌入式閃存器件中出現(xiàn)有缺陷的橫截面，進一步影響器件的性能和產(chǎn)量。同時，具有兩層多晶硅的控制柵極常用于滿足電路設計的要求，但是，在邏輯電路區(qū)域中的兩層多晶硅層之間存在有接觸面，其能夠影響邏輯電路區(qū)域中的邏輯器件的性能，所以，兩層多晶硅層將引起半導體器件可靠性的問題。
[0006]因此，需要一種新的方法，以解決現(xiàn)有技術(shù)中的問題，以提高嵌入式閃存的整體的性能和嵌入式閃存的良品率。

【發(fā)明內(nèi)容】

[0007]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
[0008]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作嵌入式閃存柵極的方法，包括:提供半導體襯底，所述半導體襯底具有邏輯電路區(qū)域、高壓電路區(qū)域和閃存單元區(qū)域，在所述邏輯電路區(qū)域的半導體襯底上形成有第一柵極介電層，在所述高壓電路區(qū)域的半導體襯底上形成有第二柵極介電層，在所述閃存單元區(qū)域的半導體襯底上形成有第三柵極介電層；在所述閃存單元區(qū)域和所述高壓電路區(qū)域中的所述柵極介電層上依次形成第一柵極材料層和ONO介電層；在所述半導體襯底上形成圖案化的光刻膠層；根據(jù)所述圖案化的光刻膠層刻蝕所述ONO介電層，以去除對應于將形成高壓晶體管和閃存單元選擇晶體管的區(qū)域的ONO介電層，并露出部分的所述第一柵極材料層；去除所述圖案化的光刻膠層；在所述半導體襯底上依次形成第二柵極材料層和硬掩膜層；圖案化所述硬掩膜層，以露出所述高壓電路區(qū)域和所述閃存單元區(qū)域中的所述第二柵極材料層；圖案化所述邏輯電路區(qū)域中的所述硬掩膜層、所述第二柵極材料層和所述第一柵極介電層，以及所述高壓電路區(qū)域和所述閃存單元區(qū)域中的所述第二柵極材料層、所述ONO介電層、所述第一柵極材料層、所述第二柵極介電層和所述第三柵極介電層，以在所述邏輯電路區(qū)域中形成邏輯電路柵極結(jié)構(gòu)，在所述高壓電路區(qū)域形成高壓晶體管柵極結(jié)構(gòu)，在所述閃存單元區(qū)域中形成選擇晶體管的柵極結(jié)構(gòu)以及存儲單元控制柵極結(jié)構(gòu)。
[0009]優(yōu)選地，還包括在形成所述邏輯電路柵極結(jié)構(gòu)之后去除位于所述邏輯電路柵極結(jié)構(gòu)上的所述硬掩膜層，以露出所述邏輯電路柵極結(jié)構(gòu)的步驟。
[0010]優(yōu)選地，還包括在根據(jù)所述圖案化的光刻膠層刻蝕所述ONO介電層之后采用氫氣處理露出的所述第一柵極材料層的步驟。
[0011]優(yōu)選地，所述硬掩膜層的材料包括氮化硅、氧化物、氮氧化硅或者非晶碳。
[0012]優(yōu)選地，在形成所述第二柵極材料層的同時對所述第二柵極材料層進行預摻雜。
[0013]優(yōu)選地，根據(jù)所述圖案化的光刻膠層刻蝕所述ONO介電層的步驟中，對應于將形成高壓晶體管和選擇晶體管的柵極結(jié)構(gòu)外邊緣的部分所述ONO介電層被保留。
[0014]優(yōu)選地，所述邏輯電路區(qū)域中的圖案化的所述硬掩膜層與所述高壓電路區(qū)域和所述閃存單元區(qū)域中的第二柵極材料層的頂部的高度差依實際制程的要求不同而變化。
[0015]綜上所示，本發(fā)明提出了一種新型的嵌入式閃存存儲器的多晶硅柵極的制作工藝，根據(jù)本發(fā)明的方法采用一步刻蝕工藝以圖案化嵌入式閃存的多晶硅層，并且在邏輯電路區(qū)域中僅形成一層多晶硅，該多晶硅層與現(xiàn)有以邏輯電路工藝技術(shù)制備的邏輯柵極的多晶硅的關(guān)鍵尺寸和橫截面相同，單層多晶硅避免了現(xiàn)有嵌入式閃存工藝采用的多層多晶硅柵極導致的可靠性等問題，因此在邏輯電路區(qū)域中形成優(yōu)良的器件并且具有良好的性能。同時，在邏輯電路區(qū)域上方的硬掩膜層，可以避免邏輯電路區(qū)域和閃存單元區(qū)域以及高壓電路區(qū)域中的多晶硅層厚度不同的問題，以提高嵌入式閃存的整體的性能和嵌入式閃存的良品率。
【附圖說明】
[0016]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0017]圖1為根據(jù)現(xiàn)有技術(shù)制作的嵌入式閃存器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0018]圖2A-2F為根據(jù)本發(fā)明一個實施方式制作嵌入式閃存器件結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖面結(jié)構(gòu)示意圖；
[0019]圖3為根據(jù)本發(fā)明一個實施方式制作嵌入式閃存器件結(jié)構(gòu)的工藝流程圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0021]為了徹底了解本發(fā)明，將在下列的描述中提出詳細的步驟，以便說明本發(fā)明是如何解決現(xiàn)有技術(shù)中的問題。顯然本發(fā)明的較佳實施例詳細的描述如下，然而去除這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0022]應予以注意的是，這里所使用的術(shù)語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式。此外，還應當理解的是，當在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023]現(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構(gòu)思充分傳達給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0024]在本發(fā)明中為了解決現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明提出了一種新的制作嵌入式閃存存儲器的工藝，通過所述方法以解決現(xiàn)有技術(shù)中存在的弊端。
[0025]下面將結(jié)合圖2A-2F對本發(fā)明所述嵌入式閃存存儲器的制造方法進行詳細描述，圖2A-2F為根據(jù)本實施例制作嵌入式閃存的過程中存儲器的結(jié)構(gòu)截面圖。
[0026]如圖2A所示,提供半導體襯底200，半導體襯底可包括任何半導體材料，此半導體材料可包括但不