国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      半導(dǎo)體存儲裝置及其制造方法_3

      文檔序號:8458341閱讀:來源:國知局
      層)以及氮化硅層(Si3N4層),也可以是例如 Al2O3 層、MgO 層、SrO 層、SiN 層、BaO 層、T1 層、Ta2O5 層、BaT13 層、BaZrO 層、ZrO2層、Y2O3層、ZrS1層、HfAlO層、HfS1層、La2O3層、LaAlO層等聞介電吊數(shù)層。
      [0108]另外,在本實施方式中,示出了浮置柵電極膜31由多晶硅形成的例子,但是不限定于此,也可以由例如金屬硅化物或金屬形成。
      [0109]而且,在本實施方式中,示出了控制柵電極膜21由鎢形成的例子,但是不限定于此,也可以通過例如將多晶硅膜埋入而后將其硅化物化,從而由金屬硅化物形成。
      [0110]而且,另外在圖5A以及B所示的工序中,也可以將最下層以及最上層的氮化硅膜52形成得比其他氮化硅膜52厚。由此,能夠在控制柵電極膜21的下方以及上方形成膜厚度比控制柵電極膜21厚的選擇柵電極膜。其結(jié)果,能夠形成柵長比存儲器單元晶體管長的選擇晶體管。
      [0111]而且,另外也可以將設(shè)置在層疊體25上部的幾層的控制柵電極膜21彼此短路、并將設(shè)置在層疊體25下部的幾層的控制柵電極膜21彼此短路,將它們分別作為選擇柵電極膜來使用。由此,也能夠形成柵長比存儲器單元晶體管長的選擇晶體管。
      [0112](第I實施方式的變形例)
      [0113]接下來,就本實施方式的變形例進行說明。
      [0114]圖18是例示本變形例涉及的半導(dǎo)體存儲裝置的剖視圖。
      [0115]如圖18所示,在本變形例涉及的半導(dǎo)體存儲裝置Ia中,在沿X方向相鄰的2根浮置柵電極膜31之間設(shè)置有I根寬幅的硅柱65。若換言之,則在屬于各組22的2根硅柱20之間未設(shè)置層間絕緣膜24,這2根硅柱20 —體地形成。
      [0116]在本變形例涉及的半導(dǎo)體存儲裝置Ia中,分別將寬幅的硅柱65中的X方向兩側(cè)部作為獨立的溝道使用。本變形例中的上述以外的結(jié)構(gòu)、制造方法以及效果,與上述第I實施方式相同。
      [0117](第2實施方式)
      [0118]接下來,就第2實施方式進行說明。
      [0119]圖19是例示本實施方式涉及的半導(dǎo)體存儲裝置的剖視圖。
      [0120]如圖19所示,本實施方式涉及的半導(dǎo)體存儲裝置2相較于上述第I實施方式涉及的半導(dǎo)體存儲裝置I (參照圖1?圖4),在隧道絕緣膜33和塊絕緣膜34的配置相反這一點上不同。
      [0121]S卩,在半導(dǎo)體存儲裝置2中,在硅柱20與浮置柵電極膜31之間配置有塊絕緣膜34,在浮置柵電極膜31與控制柵電極膜21之間配置有隧道絕緣膜33。因此,構(gòu)成存儲器單元的各要素按照(硅柱20—塊絕緣膜34—浮置柵電極膜31—隧道絕緣膜33—控制柵電極膜21)的順序排列。
      [0122]更加具體而言,在半導(dǎo)體存儲裝置2中,氧化硅膜71沿Z方向彼此分離地排列,在相鄰的氧化硅膜71間的空間設(shè)置有浮置柵電極膜31以及控制柵電極膜21。而且,以覆蓋控制柵電極膜21的頂面、底面以及浮置柵電極膜31側(cè)的側(cè)面的方式,配置有隧道絕緣膜33。另一方面,塊絕緣膜34沿硅柱20的側(cè)面按直線配置。
      [0123]此外,與第I實施方式同樣地,塊絕緣膜34也可以是多層膜、例如為三層膜。但是,塊絕緣膜34不按硅柱20側(cè)和控制柵電極膜21側(cè)分割,而是整體配置在硅柱20偵U。
      [0124]另外,在半導(dǎo)體存儲裝置2中,屬于組22的2根硅柱20的下端部彼此連接,未設(shè)置單元源線15。源線(未圖示)設(shè)置在層疊體的上方。即,半導(dǎo)體存儲裝置2為U柱型層疊型存儲裝置。本實施方式中的上述以外的結(jié)構(gòu)與上述第I實施方式同樣。
      [0125]關(guān)于半導(dǎo)體存儲裝置2的基本工作,其讀出方法與通常的NAND型閃速存儲器一樣,其寫入工作以及刪除工作中,施加于硅柱20與控制柵電極膜21之間的電壓的極性與通常的NAND型閃速存儲器相反。由此,使得電荷從控制柵電極膜21相對于硅柱20出入。
      [0126]接下來,就本實施方式涉及的半導(dǎo)體存儲裝置的制造方法進行說明。
      [0127]圖20A?圖30C是例示本實施方式涉及的半導(dǎo)體存儲裝置的制造方法的俯視圖以及剖視圖。
      [0128]首先,如圖20A以及B所示,在硅基板10(參照圖2)上形成了含有硅氧化物的絕緣膜17后,使氧化硅膜71以及多晶硅膜72交替層疊而形成層疊體73。多晶硅膜72中可摻雜硼(B)也可摻雜磷(P),也可以什么都不摻雜。此外,圖20A是剖視圖,圖20B是俯視圖。之后的圖也是一樣。
      [0129]接著,如圖21A以及B所示,在層疊體73上形成硬掩膜(未圖示),通過光刻進行構(gòu)圖,并將構(gòu)圖出的硬掩膜作為掩膜而實施RIE等各向異性蝕刻,從而在層疊體73形成多條沿Y方向延伸的溝槽75。使溝槽75沿Z方向貫通層疊體73而不貫通絕緣膜17。
      [0130]接著,如圖22A以及B所示,在溝槽75的內(nèi)面上,形成塊絕緣膜34,之后形成多晶硅膜77。塊絕緣膜34以及多晶硅膜77形成于溝槽75的側(cè)面上以及底面上,并形成為從Y方向看按U形折回。因此,溝槽75的寬度與塊絕緣膜34以及多晶硅膜77的各膜厚度的關(guān)系設(shè)定為,使得該折回可實現(xiàn)。接著,通過使硅氧化物堆積,在溝槽75內(nèi)埋入層間絕緣膜24。
      [0131]接著,如圖23A以及B所示,在層疊體73上形成硬掩膜(未圖示),通過光刻進行構(gòu)圖,并將構(gòu)圖出的硬掩膜作為掩膜而實施RIE等各向異性蝕刻,從而在層疊體73中的溝槽75之間的部分形成沿Y方向延伸的溝槽78。溝槽75以及溝槽78沿X方向交替地排列。
      [0132]接著,如圖24A以及B所示,實施例如使用TMY(膽堿水溶液)的濕式蝕刻。由此,經(jīng)由溝槽78對多晶硅膜72進行各向同性蝕刻,溝槽78的內(nèi)面處的多晶硅膜72的露出面后退。由此,在溝槽78的內(nèi)面形成凹部79。
      [0133]接著,如圖25A以及B所示,通過使硅氧化物堆積在溝槽78的內(nèi)面上,而形成隧道絕緣膜33。此時,隧道絕緣膜33也形成在凹部79的內(nèi)面上,與多晶硅膜72相接。此外,也可以通過對多晶硅膜72的露出面進行熱氧化,形成隧道絕緣膜33。
      [0134]接著,如圖26A以及B所示,通過例如C V D法使鎢堆積,由此在溝槽78內(nèi)形成鎢膜81。此時,鎢膜81也埋入凹部79內(nèi)。
      [0135]接著,如圖27A以及B所示,通過對鎢膜81進行蝕刻,而將鎢膜81中的未埋入凹部79內(nèi)的部分去除。由此,殘留于凹部79內(nèi)的鎢膜81在凹部79之間相互分離、成為控制柵電極膜21。接著,將層間絕緣膜24埋入溝槽78內(nèi)、將頂面平坦化。此外,也可以在圖26A以及B所示的工序中取代鎢而使硅堆積,并在本工序中使其硅化物化。由此,由金屬硅化物形成控制柵電極膜21。
      [0136]接著,如圖28A?C所示,通過使用恰當?shù)难谀ざ鴮嵤└飨虍愋晕g刻,選擇性地去除層間絕緣膜24、多晶硅膜77以及塊絕緣膜34,在溝槽75內(nèi)形成貫通孔82。多晶硅膜77由貫通孔82沿Y方向周期性地斷開而成為硅柱20。此外,圖28A是剖視圖,圖28B是沿圖28A所示的C-C’線的剖視圖,圖28C是沿圖28A所示的B-B’線的剖視圖。關(guān)于圖29A?C以及圖30A?C也是一樣。
      [0137]接著,如圖29A?C所示,通過實施⑶E或濕式蝕刻等各向同性蝕刻,經(jīng)由貫通孔82將塊絕緣膜34、多晶硅膜72以及隧道絕緣膜33進一步去除,沿Y方向斷開。由此,沿Y方向斷開的多晶硅膜72成為浮置柵電極膜31。此時,因各向同性蝕刻的條件,浮置柵電極膜31的形狀成為控制柵電極膜21側(cè)寬的扇形。
      [0138]接著,如圖30A?C所示,通過使例如硅氧化物堆積并將頂面平坦化,而將層間絕緣膜24埋入貫通孔82內(nèi)。接著,通過通常的方法形成過孔28、過孔38、源線、位線29和字線39 (參照圖1以及圖2)。這樣一來,制造出了本實施方式涉及的半導(dǎo)體存儲裝置2。
      [0139]接下來,就本實施方式的效果進行說明。
      [0140]在NAND型存儲裝置的寫入工作以及刪除工作中,需要使隧道絕緣膜中有電流流通而使塊絕緣膜中難以流通電流。因此,塊絕緣膜的物理膜厚度需要比隧道絕緣膜的物理膜厚度厚。因此,假設(shè)要使塊絕緣膜34繞入氧化硅膜71間的間隙中,則需要將Z方向上的氧化硅膜71的間隔設(shè)定得較長,這會阻礙Z方向上的存儲器單元的高集成化。另外,溝槽75以及78的縱橫比會增大、加工困難。
      [0141]此外,若不合理地縮短氧化硅膜71的間隔,則其頂面以及底面由塊絕緣膜34覆蓋的控制柵電極膜21的厚度會變得比氧化硅膜71的間隔短。因此,控制柵電極膜21的布線電阻增加,并且存儲器單元晶體管的柵長變短,存儲器單元晶體管的特性也因短溝道效應(yīng)而劣化。
      [0142]相對于此,在本實施方式中,在圖22k以及B所示的工序中,在溝槽75的內(nèi)面上形成有塊絕緣膜34。這樣,通過在較早的階段中形成塊絕緣膜34,就沒有必要將塊絕緣膜34繞入氧化硅膜71間的間隙中,能夠縮短氧化硅膜71的間隔。此外,如圖19所示,在本實施方式中,使隧道絕緣膜33繞入氧化硅膜71間的間隙中,但是如上所述,隧道絕緣膜33能夠比塊絕緣膜34薄,所以問題較少。這樣,根據(jù)本實施方式,在確保了控制柵電極膜21的厚度的基礎(chǔ)上,能夠提高Z方向上的存儲器單元的集成度,并且能夠降低縱橫比。本實施方式的上述以外的效果與前述第I實施方式相同。
      [0143](第2實施方式的第I變形例)
      [0144]接下來,就本實施方式的第I變形例進行說明。
      [0145]圖31是例示本變形例涉及的半導(dǎo)體存儲裝置的剖視圖。
      [0146]如圖31所示,在本變形例涉及的半導(dǎo)體存儲裝置2a中,取代含有導(dǎo)電材料的浮置柵電極膜31,設(shè)置含有絕緣性電荷蓄積材料的電荷蓄積膜85。電荷蓄積膜85例如由硅氮化物形成。因此,半導(dǎo)體存儲裝置2a的存儲器單元為MONOS構(gòu)造。本變形例中的上述以外的結(jié)構(gòu)、制造方法、工作以及效果,與前述第2實施方式相同。
      [0147](第2實施方式的第2變形例)
      [0148]接下來,就本實施方式的第2變形例進行說明。
      [0149]圖32是例示本變形例涉及的半導(dǎo)體存儲裝置的剖視圖。
      [0150]如圖32所示,在本變形例涉及的半導(dǎo)體存儲裝置2b中,設(shè)置有單元源線15,硅柱20的下端連接于單元源線15。即,半導(dǎo)體存儲裝置2b是I柱型層疊型存儲裝置。
      [0151]在制造本變形例涉及的半導(dǎo)體存儲裝置2b時,為了將硅柱20的下端連接于單元源線15,在圖22A以及B所示的工序中,需要通過蝕刻將塊絕緣膜34中的形成于溝槽75的底面上的部分去除。但是,此時隧道絕緣膜33尚未形成,所以不會由于該蝕刻對隧道絕緣膜33造成損傷。本變形例中的上述以外的結(jié)構(gòu)、制造方法、工作以及效果,與前述第2實施方式相同。
      [0152](第2實施方式的第3變形例)
      [0153]接下來,就本實施方式的第3變形例進行說明。
      [0154]圖33是例示本變形例涉及的半導(dǎo)體存儲裝置的剖視圖。
      [0155]如圖33所示,本變形例是組合前述第I變形例和第2變形例而成的例子。即,在本變形例涉及的半導(dǎo)體存儲裝置2c中,設(shè)置有含有絕緣性電荷蓄積材料的電荷蓄積膜85,硅柱20的下端連接于單元源線15。因此,半導(dǎo)體存儲裝置2c為MONOS構(gòu)造,且為I柱型。本變形例中的上述以外的結(jié)構(gòu)、制造方法、工作以及效果,與前述第2實施方式、其第I以及第2變形例相同。
      [0156](第3實施方式)
      當前第3頁1 2 3 4 5 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1