溝槽型功率mos晶體管及其制造方法和集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及功率MOS晶體管技術(shù)領(lǐng)域，特別涉及一種溝槽型功率MOS晶體管及其制造方法和集成電路。
【背景技術(shù)】
[0002]功率MOS晶體管是一種在集成電路中提供和切換功率的特定類型的MOS晶體管，其不僅繼承了 MOS場(chǎng)效應(yīng)管的優(yōu)點(diǎn)，還具有耐壓高、工作電流大、輸出功率高、開關(guān)速度快等優(yōu)良特性。正是由于它將電子管與功率晶體管的優(yōu)點(diǎn)集于一身，因此在開關(guān)電源、逆變器、電壓放大器、功率放大器等電路中獲得廣泛應(yīng)用。
[0003]功率MOS晶體管要求能夠在高電壓下正常工作，另一方面還要求能夠輸出大電流。因而，典型的做法是將大量的功率MOS晶體管單元組合成單個(gè)功率MOS晶體管，其中每一功率MOS晶體管單元輸出相對(duì)少量的電流。然而，這種做法制成的功率MOS晶體管非常大，不符合如今的尺寸要求。
[0004]為了減小功率MOS晶體管的尺寸，目前引入了溝槽型M0S(trench M0S)晶體管。溝槽型功率MOS晶體管的溝道是垂直的，因此能夠提高溝道密度，減小芯片尺寸。溝槽型MOS晶體管的柵極結(jié)構(gòu)不是與襯底表面平行，而是構(gòu)建在垂直于襯底表面的溝道里。請(qǐng)參考圖1，其為現(xiàn)有技術(shù)的溝槽型功率MOS晶體管的部分剖視圖。如圖1所示，所述溝槽型功率MOS晶體管100包括:襯底10 ;形成于所述襯底10中的溝槽12 ;形成于所述襯底10表面及溝槽12底部和側(cè)壁的柵氧化層14 ;形成于所述柵氧化層14上的多晶硅柵16。其中，所述多晶硅柵16作為所述溝槽型功率MOS晶體管100的柵極結(jié)構(gòu)，其電阻的大小會(huì)影響所述溝槽型功率MOS晶體管100的性能。
[0005]目前，隨著溝槽型MOS器件的尺寸繼續(xù)減小，多晶硅柵極的電阻已經(jīng)成為影響器件功耗的主要因素。在實(shí)際使用過(guò)程中發(fā)現(xiàn)，所述溝槽型功率MOS晶體管100因柵極電阻過(guò)大，使得功耗過(guò)高，導(dǎo)致器件的操作速度減慢。
[0006]因此，如何解決現(xiàn)有的溝槽型功率MOS晶體管因柵極電阻大而導(dǎo)致其功耗過(guò)高的問(wèn)題成為當(dāng)前亟需解決的技術(shù)問(wèn)題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于提供一種溝槽型功率MOS晶體管及其制造方法和集成電路，以解決現(xiàn)有的溝槽型功率MOS晶體管因柵極電阻大而導(dǎo)致其功耗高的問(wèn)題。
[0008]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種溝槽型功率MOS晶體管，所述溝槽型功率MOS晶體管包括:襯底，所述襯底中形成有溝槽；形成于所述襯底上并填滿所述溝槽的多晶硅柵極；其中，所述多晶硅柵極中設(shè)置有一多晶硅化物層。
[0009]可選的，在溝槽型功率MOS晶體管中，所述多晶硅柵極包括第一多晶硅層和第二多晶硅層，所述多晶硅化物層位于所述第一多晶硅層與第二多晶硅層之間。
[0010]可選的，在溝槽型功率MOS晶體管中，所述多晶硅化物層的厚度范圍在10納米到100納米之間。
[0011]可選的，在溝槽型功率MOS晶體管中，所述多晶硅化物層由硅化鎢、硅化鉭或硅化鉬制成，所述多晶硅化物層的形成工藝為化學(xué)氣相沉積工藝。
[0012]可選的，在溝槽型功率MOS晶體管中，還包括:柵氧化層，所述柵氧化層設(shè)置于所述多晶硅柵極和襯底之間。
[0013]可選的，在溝槽型功率MOS晶體管中，所述溝槽式MOS晶體管被用作功率器件。
[0014]本發(fā)明還提供一種溝槽型功率MOS晶體管的制造方法，所述溝槽型功率MOS晶體管制造方法包括:。
[0015]提供一襯底，所述襯底中形成有溝槽；
[0016]在所述襯底的表面及溝槽的底部和側(cè)壁上依次形成第一多晶硅層和多晶硅化物層；以及
[0017]在所述多晶硅化物層上形成第二多晶硅層，所述第二多晶硅層填滿所述溝槽。
[0018]可選的，在溝槽型功率MOS晶體管的制造方法中，所述多晶硅化物層的厚度范圍在10納米到100納米之間。
[0019]可選的，在溝槽型功率MOS晶體管的制造方法中，所述多晶硅化物層由硅化鎢、硅化鉭或硅化鉬制成，所述多晶硅化物層的形成工藝為化學(xué)氣相沉積工藝。
[0020]本發(fā)明還提供一種集成電路，所述集成電路包括:如上所述的溝槽型功率MOS晶體管。
[0021]在本發(fā)明提供的溝槽型功率MOS晶體管及其制造方法和集成電路中，通過(guò)在多晶硅柵極的中間設(shè)置多晶硅化物層，有效地降低了柵極結(jié)構(gòu)的電阻，從而降低了溝槽型功率MOS晶體管的功耗。
【附圖說(shuō)明】
[0022]圖1是現(xiàn)有技術(shù)的溝槽型功率MOS晶體管的部分剖視圖；
[0023]圖2至圖6是本發(fā)明實(shí)施例的溝槽型功率MOS晶體管的制造方法中各步驟的部分剖視圖。
【具體實(shí)施方式】
[0024]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的溝槽型功率MOS晶體管及其制造方法和集成電路作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0025]請(qǐng)參考圖6，其為本發(fā)明實(shí)施例的溝槽型功率MOS晶體管的部分剖視圖。如圖6所示，所述溝槽型功率MOS晶體管200包括:襯底20，所述襯底20中形成有溝槽22 ;形成于所述襯底20上并填滿所述溝槽22的多晶硅柵極；其中，所述多晶硅柵極中設(shè)置有一多晶硅化物層28。
[0026]具體的，所述襯底20是半導(dǎo)體襯底，所述半導(dǎo)體襯底采用的材料可以是單晶硅或者絕緣體上硅(SOI)。所述襯底20中形成有溝槽22，所述溝槽22的結(jié)構(gòu)和形成工藝均為本領(lǐng)域技術(shù)人員所熟知，此處不再詳述。
[0027]請(qǐng)繼續(xù)參考圖6，所述溝槽型功率MOS晶體管200的多晶硅柵極包括第一多晶硅層24和第二多晶硅層26，所述第一多晶硅層24和第二多晶硅層26之間設(shè)置有一多晶硅化物層(Polycide) 28。所述多晶娃化物層28的材料包括娃化鶴、娃化鉭或娃化鉬。所述多晶硅化物層28的厚度范圍為10?100納米，進(jìn)一步的，所述多晶硅化物層28的厚度范圍為3