靜電放電保護(hù)結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及靜電放電保護(hù)技術(shù)，特別涉及一種靜電放電保護(hù)結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體芯片的應(yīng)用越來越廣泛，半導(dǎo)體芯片受到靜電損傷的現(xiàn)象也越來越多，通常1V左右的靜電電壓就可能損毀沒有靜電放電(ESD, electrostatic discharge)保護(hù)的半導(dǎo)體芯片?，F(xiàn)在有很多種靜電放電保護(hù)結(jié)構(gòu)的設(shè)計和應(yīng)用，通常包括:薄柵N型場效應(yīng)晶體管、二極管、齊納管、可控娃(SCR, Silicon Controlled Rectifier)結(jié)構(gòu)等。但是在單位面積下，不同的靜電放電保護(hù)結(jié)構(gòu)所能承受的最大電壓不同，其中在P型阱區(qū)內(nèi)形成N型摻雜區(qū)所構(gòu)成的二極管所能承受的最大電壓為0.167V/ym2，齊納二極管所能承受的最大電壓為0.667V/ μ m2，薄柵N型場效應(yīng)晶體管所能承受的最大電壓為0.194V/ μ m2，可控硅結(jié)構(gòu)所能承受的最大電壓為1.9ν/μπι2?？煽毓杞Y(jié)構(gòu)所能承受的最大電壓最大，因此，現(xiàn)有的集成電路大多采用可控硅結(jié)構(gòu)進(jìn)行靜電放電保護(hù)。
[0003]圖1是現(xiàn)有的一種可控硅結(jié)構(gòu)的結(jié)構(gòu)示意圖。參考圖1，所述可控硅結(jié)構(gòu)包括:Ρ型襯底10 ;位于所述P型襯底10內(nèi)的N型阱區(qū)11和P型阱區(qū)12，所述N型阱區(qū)11和所述P型阱區(qū)12相鄰并接觸；位于所述N型阱區(qū)11內(nèi)的第一 N型摻雜區(qū)13和第一 P型摻雜區(qū)14 ;位于所述P型阱區(qū)12內(nèi)的第二 N型摻雜區(qū)15和第二 P型摻雜區(qū)16 ;所述第一 N型摻雜區(qū)13和所述第一 P型摻雜區(qū)14耦接于靜電放電輸入端Vin，所述第二 N型摻雜區(qū)15和所述第二 P型摻雜區(qū)16耦接于靜電放電輸出端Vout，所述靜電放電輸出端Vout通常接地。
[0004]圖2是所述可控硅結(jié)構(gòu)的伏安特性曲線示意圖。參考圖2，橫坐標(biāo)表示輸入所述可控硅結(jié)構(gòu)的電壓，單位:V ;縱坐標(biāo)表示流過所述可控硅結(jié)構(gòu)的電流，單位:A ;圖中的實(shí)曲線表示所述可控硅結(jié)構(gòu)的伏安特性曲線，點(diǎn)a表示所述可控硅結(jié)構(gòu)的觸發(fā)點(diǎn)，其對應(yīng)的橫坐標(biāo)值為所述可控硅結(jié)構(gòu)的觸發(fā)電壓的電壓值。所述可控硅結(jié)構(gòu)的觸發(fā)電壓為所述N型阱區(qū)11和所述P型阱區(qū)12之間PN結(jié)的雪崩擊穿電壓，即當(dāng)輸入所述靜電放電輸入端Vin的靜電電壓達(dá)到所述觸發(fā)電壓時，所述可控硅結(jié)構(gòu)導(dǎo)通，進(jìn)行靜電放電。由于所述N型阱區(qū)11和所述P型阱區(qū)12的摻雜濃度較低，所述可控硅結(jié)構(gòu)的觸發(fā)電壓很高。
[0005]然而，當(dāng)所述可控硅結(jié)構(gòu)被靜電電壓觸發(fā)后，只要所述靜電放電輸入端Vin有一個較低的維持電壓(所述維持電壓的電壓值通常低于集成電路的電源電壓的電壓值Vdd)，所述可控硅結(jié)構(gòu)仍然處于導(dǎo)通狀態(tài)，形成閂鎖(latch up)效應(yīng)。在閂鎖效應(yīng)狀態(tài)下，流過所述可控硅結(jié)構(gòu)的電流不斷增大，電能在所述可控硅結(jié)構(gòu)內(nèi)不斷累積，容易造成所述可控娃結(jié)構(gòu)的損壞。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的是現(xiàn)有的靜電放電保護(hù)結(jié)構(gòu)因維持電壓較低易形成閂鎖效應(yīng)的問題。
[0007]為解決上述問題，本發(fā)明提供一種靜電放電保護(hù)結(jié)構(gòu)，包括:
[0008]P型襯底；
[0009]位于所述P型襯底內(nèi)的N型阱區(qū)和P型阱區(qū)，所述N型阱區(qū)和所述P型阱區(qū)相鄰并接觸；
[0010]位于所述N型阱區(qū)內(nèi)的第一 N型摻雜區(qū)和第一 P型摻雜區(qū)，所述第一 N型摻雜區(qū)和所述第一 P型摻雜區(qū)稱接于靜電放電輸入端；
[0011 ] 位于所述P型阱區(qū)內(nèi)的第二 N型摻雜區(qū)和第二 P型摻雜區(qū)，所述第二 N型摻雜區(qū)和所述第二 P型摻雜區(qū)耦接于靜電放電輸出端；
[0012]位于至少一阱區(qū)內(nèi)的反向摻雜區(qū)，所述反向摻雜區(qū)適于增大所述靜電放電輸入端與所述靜電放電輸出端之間的阻抗。
[0013]可選的，所述反向摻雜區(qū)為N型反向摻雜區(qū)，位于所述P型阱區(qū)內(nèi)、所述第二 N型摻雜區(qū)的下方。
[0014]可選的，所述反向摻雜區(qū)為P型反向摻雜區(qū)，位于所述N型阱區(qū)內(nèi)、所述第一 P型摻雜區(qū)的下方。
[0015]可選的，所述反向摻雜區(qū)包括第一反向摻雜區(qū)和第二反向摻雜區(qū)；
[0016]所述第一反向摻雜區(qū)為N型反向摻雜區(qū)，位于所述P型阱區(qū)內(nèi)、所述第二 N型摻雜區(qū)的下方；
[0017]所述第二反向摻雜區(qū)為P型反向摻雜區(qū)，位于所述N型阱區(qū)內(nèi)、所述第一 P型摻雜區(qū)的下方。
[0018]可選的，所述反向摻雜區(qū)的摻雜濃度為lE12/cm2至lE14/cm2。
[0019]可選的，所述反向摻雜區(qū)的摻雜能量為IkeV至lOOkeV。
[0020]可選的，所述靜電放電保護(hù)結(jié)構(gòu)還包括升壓電阻，所述第二 P型摻雜區(qū)通過所述升壓電阻耦接于所述靜電放電輸出端。
[0021]可選的，所述升壓電阻的電阻值不大于20 Ω。
[0022]可選的，所述靜電放電輸出端接地。
[0023]可選的，所述第一 N型摻雜區(qū)和所述第二 N型摻雜區(qū)為N型重?fù)诫s區(qū)，所述第一 P型摻雜區(qū)和所述第二 P型摻雜區(qū)為P型重?fù)诫s區(qū)。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0025]本發(fā)明提供的靜電放電保護(hù)結(jié)構(gòu)在N型阱區(qū)和P型阱區(qū)中的至少一阱區(qū)內(nèi)設(shè)置反向摻雜區(qū)，增大了所述靜電放電保護(hù)結(jié)構(gòu)的靜電放電輸入端和靜電放電輸出端之間的阻抗。所述靜電放電輸入端和靜電放電輸出端之間的阻抗增大，能夠減小所述靜電放電保護(hù)結(jié)構(gòu)中寄生三極管的電流增益，從而減緩所述寄生三極管的正反饋速度，最終增大所述靜電放電保護(hù)結(jié)構(gòu)的維持電壓，有利于避免閂鎖效應(yīng)，使所述靜電放電保護(hù)結(jié)構(gòu)不易損壞。
[0026]本發(fā)明的可選方案中，所述靜電放電保護(hù)結(jié)構(gòu)還包括升壓電阻，所述升壓電阻能夠減小所述靜電放電保護(hù)結(jié)構(gòu)的觸發(fā)電壓。所述靜電放電保護(hù)結(jié)構(gòu)的觸發(fā)電壓減小，能夠防止因所述靜電放電保護(hù)結(jié)構(gòu)尚未開啟而集成電路的內(nèi)部電路已被靜電放電所破壞的情況產(chǎn)生，提高了所述集成電路的可靠性。
【附圖說明】
[0027]圖1是現(xiàn)有的一種可控硅結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0028]圖2是圖1所示的可控硅結(jié)構(gòu)的伏安特性曲線示意圖；
[0029]圖3是圖1所示的可控硅結(jié)構(gòu)的等效電路圖；
[0030]圖4是本發(fā)明實(shí)施例提供的一種靜電放電保護(hù)結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0031]圖5是本發(fā)明實(shí)施例提供的另一種靜電放電保護(hù)結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0032]圖6是圖5所示的靜電放電保護(hù)結(jié)構(gòu)的等效電路圖；
[0033]圖7是本發(fā)明實(shí)施例提供的另一種靜電放電保護(hù)結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0034]圖8是本發(fā)明實(shí)施例提供的另一種靜電放電保護(hù)結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0035]圖9是本發(fā)明實(shí)施例提供的另一種靜電放電保護(hù)結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0036]圖10是本發(fā)明實(shí)施例提供的另一種靜電放電保護(hù)結(jié)構(gòu)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0037]正如【背景技術(shù)】中所描述的，圖1所示的可控硅結(jié)構(gòu)的維持電壓較低，容易造成所述可控硅結(jié)構(gòu)的損壞。圖3是圖1所示的可控硅結(jié)構(gòu)的等效電路圖，參考圖3，所述可控硅結(jié)構(gòu)包括寄生PNP三極管Q1、寄生NPN三極管Q2、第一寄生電阻Rnw以及第二寄生電阻Rpw。所述寄生PNP三極管Ql的發(fā)射極和所述第一寄生電阻Rnw的一端耦接于靜電放電輸入端Vin，所述寄生PNP三極管Ql的基極連接所述第一寄生電阻Rnw的另一端和所述寄生NPN三極管Q2的集電極，所述寄生PNP三極管Ql的集電極連接所述寄生NPN三極管Q2的基極和所述第二寄生電阻Rpw的一端；所述第二寄生電阻Rpw的另一端和所述寄生NPN三極管Q2的發(fā)射極耦接于靜電放電輸出端Vout。
[0038]結(jié)合圖1和圖3，所述第一 P型摻雜區(qū)14、所述N型阱區(qū)11以及所述P型阱區(qū)12構(gòu)成所述寄生PNP三極管Q1，所述N型阱區(qū)11、所述P型阱區(qū)12以及所述第二 N型摻雜區(qū)15構(gòu)成所述寄生NPN三極管Q2，所述N型阱區(qū)11和所述第一 N型摻雜區(qū)13之間的電阻作為所述第一寄生電阻Rnw，所述P型阱區(qū)12和所述第二 P型摻雜區(qū)16之間的電阻作為所述第二寄生電阻Rpw。
[0039]所述可控硅結(jié)構(gòu)應(yīng)用于集成電路中，適于釋放所述集成電路產(chǎn)生的靜電電壓。當(dāng)集成電路發(fā)生靜電放電且靜電放電產(chǎn)生的靜電電壓達(dá)到所述可控硅結(jié)構(gòu)的觸發(fā)電壓時，所述可控硅結(jié)構(gòu)導(dǎo)通，進(jìn)行靜電釋放。由于所述寄生PNP三極管Ql和所述寄生NPN三極管Q2具有電流放大作用，所述可控硅結(jié)構(gòu)的放電能力非常強(qiáng)，靜電電壓能夠很快被釋放掉，達(dá)到保護(hù)集成電路的內(nèi)部電路的目的。然而，由于所述靜電放電輸入端Vin與所述集成電路連接，所述可控硅結(jié)構(gòu)的維持電壓很低，即使在靜電電壓被釋放后，若有高于所述維持電壓的電壓(例如所述集成電路的電源電壓)輸入所述靜電放電輸入端Vin，所述可控硅結(jié)構(gòu)仍舊處于導(dǎo)通狀態(tài)，即形成閂鎖效應(yīng)。在閂鎖效應(yīng)狀態(tài)下，電能在所述可控硅結(jié)構(gòu)內(nèi)不斷累積，最終造成所述可控娃結(jié)構(gòu)的損壞。
[0040]本發(fā)明技術(shù)方案提供一種靜電放電保護(hù)結(jié)構(gòu)，通過在N型阱區(qū)和P型阱區(qū)中的至少一阱區(qū)內(nèi)設(shè)置反向摻雜區(qū)以增大靜電放電輸入端與靜電放電輸出端之間的阻抗，提高所述靜電放電保護(hù)結(jié)構(gòu)的維持電壓，從而在靜電電壓釋放結(jié)束后，使所述靜電放電保護(hù)結(jié)構(gòu)停止工作，避免產(chǎn)生閂鎖效應(yīng)，防止所述靜電放電結(jié)構(gòu)損壞。
[0041]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0042]圖4是本發(fā)明實(shí)施例提供的一種靜電放電保護(hù)結(jié)構(gòu)的結(jié)構(gòu)示意圖。參考圖4，所述靜電放電保護(hù)結(jié)構(gòu)包括P型襯底40 ;位于所述P型襯底40內(nèi)的N型阱區(qū)41和P型阱區(qū)42，所述N型阱區(qū)41和所述P型阱區(qū)42相鄰并接觸；位于所述N型阱區(qū)41內(nèi)的第一 N型摻雜區(qū)43和第一 P型摻雜區(qū)44，所述第一 N型摻雜區(qū)43和所述第一 P型摻雜區(qū)44耦接于靜電放電輸入端Vin ;位于所述P型阱區(qū)42內(nèi)的第二 N型摻雜區(qū)45和第二 P型摻雜區(qū)46，所述第二 N型摻雜區(qū)45和所述第二 P型摻雜區(qū)46耦接于靜電放電輸出端Vout，通常，所述靜電放電輸出端Vout接地；位于所述P型阱區(qū)42內(nèi)、所述第二 N型摻雜區(qū)45下方的反向摻雜區(qū)47,所述反向摻雜區(qū)47為N型摻雜區(qū)。
[0043]需要說明的是，設(shè)置所述反相摻雜區(qū)47能夠提高所述靜電放電保護(hù)結(jié)構(gòu)的維持電壓，因此，所述反相摻雜區(qū)47的摻雜濃度和摻雜能量可以根據(jù)需要獲得的維持電壓的電壓值進(jìn)行設(shè)置，本發(fā)明對此不作限制。在本實(shí)施例中，所述反相摻雜區(qū)47的摻雜濃度為IE12/cm2至lE14/cm2，摻雜能量為IkeV至lOOkeV。所述第一 P型摻雜區(qū)44和所述第二 P型摻雜區(qū)46為P型重?fù)诫s區(qū)，可以利用同一形成工藝同時形成；所述第一 N型摻雜區(qū)43和所述第二 N型摻雜區(qū)45為N型重?fù)诫s區(qū)，可以利用同一形成工藝同時形成。
[0044]圖4所示的靜電放電保護(hù)結(jié)構(gòu)的等