半導(dǎo)體裝置、半導(dǎo)體模塊以及電子電路的制作方法
【專利說明】半導(dǎo)體裝置、半導(dǎo)體模塊以及電子電路
[0001]關(guān)聯(lián)申請
[0002]本申請享受以日本專利申請2014-7506號(申請日:2014年I月20日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實(shí)施方式涉及半導(dǎo)體裝置、半導(dǎo)體模塊以及電子電路。
【背景技術(shù)】
[0004]在使用了晶體管等開關(guān)元件的電壓變換器(例如，DC-DC轉(zhuǎn)換器)中，其變換效率(輸出針對輸入的比例)在某個(gè)輸出電流下成為最大，在該輸出電流以外變換效率降低。作為其理由的一個(gè)原因，可以舉出在輸出電流小的區(qū)域中，開關(guān)元件的開關(guān)損失以及柵極驅(qū)動損失針對輸出電力相對變大等。另一方面，在輸出電流大的區(qū)域中，以開關(guān)元件的ON (接通)電阻為起因的導(dǎo)通損失變大。因此，需要以在某個(gè)輸出電流下使變換效率成為最佳的方式，設(shè)計(jì)開關(guān)元件。
[0005]但是，在使輸出電流變化來使用電壓變換器的情況下，有時(shí)，最佳的元件設(shè)計(jì)條件根據(jù)輸出電流而發(fā)生偏移。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種能夠抑制與輸出電流的變化相伴的變換效率的降低的半導(dǎo)體裝置、半導(dǎo)體模塊以及電子電路。
[0007]實(shí)施方式的半導(dǎo)體裝置，具備:第一電極；第二電極；第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域，設(shè)置于所述第一電極與所述第二電極之間，具有第一區(qū)域和第二區(qū)域；第二導(dǎo)電類型的第二半導(dǎo)體區(qū)域，在所述第一區(qū)域中，設(shè)置于所述第一半導(dǎo)體區(qū)域與所述第二電極之間；第一導(dǎo)電類型的第三半導(dǎo)體區(qū)域，設(shè)置于所述第二半導(dǎo)體區(qū)域與所述第二電極之間，雜質(zhì)濃度高于所述第一半導(dǎo)體區(qū)域；第三電極，經(jīng)由第一絕緣膜與所述第一半導(dǎo)體區(qū)域、所述第二半導(dǎo)體區(qū)域以及所述第三半導(dǎo)體區(qū)域相接；溫度檢測元件部，在所述第一區(qū)域中，檢測從所述第一半導(dǎo)體區(qū)域、所述第二半導(dǎo)體區(qū)域以及所述第三半導(dǎo)體區(qū)域中的至少一個(gè)釋放的熱；第二導(dǎo)電類型的第四半導(dǎo)體區(qū)域，在所述第二區(qū)域中，設(shè)置于所述第一半導(dǎo)體區(qū)域與所述第二電極之間；第一導(dǎo)電類型的第五半導(dǎo)體區(qū)域，設(shè)置于所述第四半導(dǎo)體區(qū)域與所述第二電極之間，雜質(zhì)濃度高于所述第一半導(dǎo)體區(qū)域；第四電極，經(jīng)由第二絕緣膜與所述第一半導(dǎo)體區(qū)域、所述第四半導(dǎo)體區(qū)域以及所述第五半導(dǎo)體區(qū)域相接；以及溫度檢測元件部，設(shè)置于所述第一半導(dǎo)體區(qū)域上，檢測從位于所述第一電極與所述第二半導(dǎo)體區(qū)域之間的所述第一半導(dǎo)體區(qū)域、所述第二半導(dǎo)體區(qū)域以及所述第三半導(dǎo)體區(qū)域中的至少一個(gè)釋放的熱。
【附圖說明】
[0008]圖1(a)是第一實(shí)施方式的電子電路圖，圖1(b)是第一實(shí)施方式的電子電路的時(shí)序圖。
[0009]圖2(a)是第一實(shí)施方式的半導(dǎo)體裝置的示意性的俯視圖，圖2(b)是第一實(shí)施方式的半導(dǎo)體裝置的示意性的剖面圖。
[0010]圖3(a)是第一實(shí)施方式的半導(dǎo)體模塊的第一例的示意性的俯視圖，圖3(b)是第一實(shí)施方式的半導(dǎo)體模塊的第二例的示意性的俯視圖。
[0011]圖4 (a)是DC-DC轉(zhuǎn)換器的電路圖，圖4(b)是輸出電流與效率的關(guān)系，圖4 (C)是有效面積與損失的關(guān)系。
[0012]圖5(a)是第一實(shí)施方式的半導(dǎo)體裝置的第一變形例的示意性的俯視圖，圖5(b)是第一實(shí)施方式的半導(dǎo)體裝置的第一變形例的示意性的剖面圖。
[0013]圖6(a)是第一實(shí)施方式的半導(dǎo)體裝置的第二變形例的示意性的俯視圖，圖6(b)、(C)是第一實(shí)施方式的半導(dǎo)體裝置的第二變形例的示意性的剖面圖。
[0014]圖7(a)是第二實(shí)施方式的半導(dǎo)體裝置的示意性的俯視圖，圖7(b)是第二實(shí)施方式的半導(dǎo)體裝置的示意性的剖面圖。
[0015]圖8(a)是第二實(shí)施方式的半導(dǎo)體模塊的第一例的示意性的俯視圖，圖8(b)是第二實(shí)施方式的半導(dǎo)體模塊的第二例的示意性的俯視圖，圖8(c)是第二實(shí)施方式的半導(dǎo)體模塊的第三例的示意性的俯視圖。
[0016]圖9(a)是第三實(shí)施方式的電子電路圖，圖9(b)是第三實(shí)施方式的電子電路的時(shí)序圖。
[0017]圖10是第四實(shí)施方式的電子電路圖。
[0018]圖11(a)以及圖11(b)是第四實(shí)施方式的電子電路的時(shí)序圖。
[0019]圖12(a)以及圖12(b)是示出第四實(shí)施方式的半導(dǎo)體裝置的第一例的動作的示意性的剖面圖。
[0020]圖13(a)是第四實(shí)施方式的半導(dǎo)體裝置的第一例的示意性的剖面圖，圖13(b)是第四實(shí)施方式的半導(dǎo)體裝置的第一例的示意性的剖面圖。
[0021]圖14(a)是第四實(shí)施方式的半導(dǎo)體裝置的第二例的示意性的俯視圖，圖14(b)是第四實(shí)施方式的半導(dǎo)體裝置的第二例的示意性的剖面圖。
[0022]圖15(a)是第五實(shí)施方式的電子電路圖，圖15(b)是第五實(shí)施方式的電子電路的時(shí)序圖。
[0023]圖16(a)是第六實(shí)施方式的第一例的電子電路圖，圖16(b)是第六實(shí)施方式的第二例的電子電路圖。
[0024]圖17(a)是第七實(shí)施方式的電子電路圖，圖17(b)是第七實(shí)施方式的電子電路的時(shí)序圖。
[0025]圖18(a)是第八實(shí)施方式的電子電路圖，圖18(b)是第八實(shí)施方式的電子電路的時(shí)序圖。
【具體實(shí)施方式】
[0026]以下，參照附圖，說明實(shí)施方式。在以下的說明中，對同一部件附加同一符號，關(guān)于說明了一次的部件，適當(dāng)省略其說明。
[0027](第一實(shí)施方式)
[0028]從第一實(shí)施方式的電子電路進(jìn)行說明。
[0029]圖1(a)是第一實(shí)施方式的電子電路圖，圖1(b)是第一實(shí)施方式的電子電路的時(shí)序圖。
[0030]首先，說明第一實(shí)施方式的電子電路500A的結(jié)構(gòu)。
[0031]電子電路500A具備第一布線501、第二布線502、第三布線503、第一開關(guān)兀件FETl、第二開關(guān)元件FET2、整流元件D1、第三開關(guān)元件FET3、以及比較器CMP。
[0032]對第一布線(漏極布線)501例如供給漏極電位(第一電位)。對第二布線(源極布線)502供給與漏極電位不同的源極電位(第二電位)。源極電位是比漏極電位低的電位。例如，源極電位是接地電位。對第三布線(柵極布線)503供給與漏極電位以及源極電位不同的柵極電位(第三電位)。
[0033]關(guān)于第一開關(guān)元件FETl，通過其柵電極50a控制開關(guān)動作。第一開關(guān)元件FETl是例如 η 溝道型的 MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。第一開關(guān)兀件FETl連接于第一布線501與第二布線502之間。柵電極50a與第三布線503連接。如果對柵電極50a供給了閾值電壓(Vth)以上的柵極電位，則第一開關(guān)元件FETl成為ON狀態(tài)，第一布線501與第二布線502之間經(jīng)由第一開關(guān)元件FETl導(dǎo)通。
[0034]關(guān)于第二開關(guān)元件FET2，通過其柵電極50b控制開關(guān)動作。第二開關(guān)元件FET2是例如η溝道型的M0SFET。第二開關(guān)元件FET2在第一布線501與第二布線502之間與第一開關(guān)元件FETl并聯(lián)地連接。
[0035]第三開關(guān)元件FET3連接于第三布線503與第二開關(guān)元件FET2的柵電極50b之間。關(guān)于第三開關(guān)元件FET3，通過其柵電極Vg3控制開關(guān)動作。第三開關(guān)元件FET3是例如p溝道型的MOSFET。
[0036]如果第三開關(guān)元件FET3成為ON狀態(tài)，則第二開關(guān)元件FET2的柵電極50b與第三布線503導(dǎo)通。在柵電極50b與第三布線503導(dǎo)通了的情況下，對柵電極50b供給閾值電壓(Vth)以上的柵極電位，第二開關(guān)元件FET2成為ON狀態(tài)。即，第一布線501與第二布線502之間經(jīng)由第二開關(guān)元件FET2導(dǎo)通。
[0037]整流元件Di (溫度檢測元件)是例如具有陽極電極以及陰極電極的pn 二極管。整流元件Di的陽極電極與第三布線503連接，陰極電極與第二布線502連接。該整流元件Di與第一開關(guān)元件FETl熱結(jié)合。此處，“A與B熱結(jié)合”意味著，“A”發(fā)出了的熱能夠由于熱傳導(dǎo)而傳導(dǎo)到“B”的狀態(tài)。例如，整流元件Di能夠檢測通過其Vf的變化而從第一開關(guān)元件FETl的基極區(qū)域、源極區(qū)域、以及漂移區(qū)域的至少一個(gè)釋放的熱。
[0038]整流元件Di由于第一開關(guān)元件FETl發(fā)出了的熱，其正向電壓(Vf)發(fā)生變化。換言之，通過檢測正向電壓(Vf)，能夠探測第一開關(guān)元件FETl的溫度。因此，整流元件Di還被稱為溫度檢測二極管。
[0039]在電子電路500A中，在第一開關(guān)元件FETl的溫度低于規(guī)定值的狀態(tài)下，第一布線501與第二布線502之間經(jīng)由第一開關(guān)元件FETl成為導(dǎo)通狀態(tài)，如果第一開關(guān)元件FETl的溫度成為規(guī)定值以上，則第一布線501與第二布線502之間經(jīng)由第一開關(guān)元件FETl以及第二開關(guān)元件FET2成為導(dǎo)通狀態(tài)(將后述)。
[0040]比較器CMP(控制元件)探測整流元件Di的正向電壓(Vf)與基準(zhǔn)電壓的電位差。然后，通過該電位差是否為規(guī)定值以上，第三開關(guān)元件FET3的柵電極Vg3的電位變化，第三開關(guān)元件FET3成為ON狀態(tài)，或者成為OFF (斷開)狀態(tài)。即，比較器CMP是控制第三開關(guān)元件FET3的開關(guān)動作的控制元件。
[0041]通過基準(zhǔn)電壓源VREF產(chǎn)生基準(zhǔn)電壓。基準(zhǔn)電壓源期望針對溫度變化具有穩(wěn)定的特性，期望使用齊納二極管、二極管、使用了 FET的熱電壓的熱電壓源、帶隙基準(zhǔn)電壓源。另夕卜，在電子電路500A中，在第三布線503與整流元件Di之間連接了電阻Rl，在第三布線503與基準(zhǔn)電壓源VREF之間連接了電阻R2。在第二開關(guān)元件FET2的閾值電壓被設(shè)定得較低的情況下，也可以將下拉電阻R3連接于第二開關(guān)元件FET2的柵電極50b與第二布線502之間。電子電路500A設(shè)置于例如未圖不的半導(dǎo)體封裝內(nèi)。
[0042]說明被嵌入到電子電路500A的元件。
[0043]圖2(a)是第一實(shí)施方式的半導(dǎo)體裝置的示意性的俯視圖，圖2(b)是第一實(shí)施方式的半導(dǎo)體裝置的示意性的剖面圖。此處，在圖2(b)中，示出了圖2(a)的A-A’線處的剖面。
[0044]在圖2(a)、(b)所示的半導(dǎo)體裝置IA中，半導(dǎo)體層20具有第一區(qū)域201和第二區(qū)域202。半導(dǎo)體裝置IA是在第一區(qū)域201中包括上述第一開關(guān)元件FET1、并在第二區(qū)域202中包括第二開關(guān)元件FET2、和整流元件Di的復(fù)合半導(dǎo)體裝置。另外，在第一區(qū)域201中，設(shè)置了整流元件Di。半導(dǎo)體裝置IA是所謂上下電極構(gòu)造的半導(dǎo)體裝置，具有溝槽柵極構(gòu)造的M0SFET。圖示了的半導(dǎo)體裝置IA是表示所謂半導(dǎo)體芯片的內(nèi)部一部分的例子。在半導(dǎo)體裝置IA中，第一開關(guān)元件FETl所占的面積小于第二開關(guān)元件FET2所占的面積。
[0045]半導(dǎo)體裝置IA具備漏電極10 (第一電極)、源電極11 (第二電極)、半導(dǎo)體層20 (第一半導(dǎo)體區(qū)域)、基極區(qū)域30a (第二半導(dǎo)體區(qū)域)、源極區(qū)域40a (第三半導(dǎo)體區(qū)域)、柵電極50a(第三電極)、基極區(qū)域30b (第四半導(dǎo)體區(qū)域)、源極區(qū)域40b (第五半導(dǎo)體區(qū)域)、柵電極50b (第四電極)、以及整流元件Di (整流元件部)。
[0046]源電極11設(shè)置于漏電極10上。此處，源電極11具有第一電極部Ila和第二電極部lib。在漏電極10與源電極11之間設(shè)置了 η型的半導(dǎo)體層20。半導(dǎo)體層20是半導(dǎo)體裝置IA的漂移區(qū)域。半導(dǎo)體層20具有上表面20u(第一面)、和與上表面20u相反一側(cè)的下表面20d(第二面)。半導(dǎo)體層20也可以作為半導(dǎo)體區(qū)域20。
[0047]基極區(qū)域30a設(shè)置于半導(dǎo)體層20與源電極11的第一電極部Ila之間。基極區(qū)域30a的導(dǎo)電類型是P型。
[0048]源極區(qū)域40a設(shè)置于基極區(qū)域30a與源電極11的第一電極部Ila之間。源極區(qū)域40a與第一電極部Ila相接。源極區(qū)域40a的導(dǎo)電類型是n+形。源極區(qū)域40a的雜質(zhì)濃度高于半導(dǎo)體層20的雜質(zhì)濃度。
[0049]柵電極50a經(jīng)由柵極絕緣膜51a (第一絕緣膜)與半導(dǎo)體層20、基極區(qū)域30a以及源極區(qū)域40a相接。在柵電極50a與源電極11的第一電極部Ila之間設(shè)置了層間絕緣膜52a。在半導(dǎo)體裝置IA中，設(shè)置了多個(gè)柵電極50a。
[0050]第一開關(guān)元件FETl具有源電極11的第一電極部I la、第一電極部Ila的下側(cè)的漏電極10、第一電極部Ila與漏電極10之間的半導(dǎo)體層20、基極區(qū)域30a、源極區(qū)域40a以及柵電極50a等。
[0051]另外，在與設(shè)置了基極區(qū)域30a的區(qū)域不同的區(qū)域中，設(shè)置了基極區(qū)域30b。基極區(qū)域30b設(shè)置于半導(dǎo)體層20與源電極11的第二電極部Ilb之間?；鶚O區(qū)域30b的導(dǎo)電類型是P型。也可以包括在后面例示的半導(dǎo)體裝置，在半導(dǎo)體層20與源電極11之間，基極區(qū)域30a和基極區(qū)域30b被連續(xù)地連接，它們相連。
[0052]源極區(qū)域40b設(shè)置于基極區(qū)域30b與源電極11的第二電極部Ilb之間。源極區(qū)域40b與第二電極部Ilb相接。源極區(qū)域40b的導(dǎo)電類型是n+形。源極區(qū)域40b的雜質(zhì)濃度高于半導(dǎo)體層20的雜質(zhì)濃度。另外，源極區(qū)域40a和源極區(qū)域40b也可以被設(shè)置于相連的基極區(qū)域30a、30b。
[0053]柵電極50b經(jīng)由柵極絕緣膜51b (第二絕緣膜)與半導(dǎo)體層20、基極區(qū)域30b、以及源極區(qū)域40b相接。在柵電極50b與源電極11的第二電極部Ilb之間，設(shè)置了層間絕緣膜52b。在半導(dǎo)體裝置IA中，設(shè)置了多個(gè)柵電極50b。
[0054]第二開關(guān)元件FET2具有源電極11的第二電極部I lb、第二電極部Ilb的下側(cè)的漏電極10、第二電極部Ilb與漏電極10之間的半導(dǎo)體層20、基極區(qū)域30b、源極區(qū)域40b以及柵電極50b等。
[0055]第一開關(guān)元件FETl以及第二開關(guān)元件FET2共享半導(dǎo)體層20。第一開關(guān)元件FETl設(shè)置于半導(dǎo)體層20的第一區(qū)域201中、第二開關(guān)元件FET2設(shè)置于半導(dǎo)體層20的第二區(qū)域202中。另外，第一開關(guān)元件FETl以及第二開關(guān)元件FET2分別具有獨(dú)立的柵電極，通過各個(gè)柵電極，分別被獨(dú)立地控制。
[0056]另外，在圖1(b)中，顯示了被分成2個(gè)的源電極11 (第一電極部11a、第二電極部Ilb)、以及、被分成2個(gè)的基極區(qū)域30a、30b，但未將它們分開的構(gòu)造也包含于實(shí)施方式中。其原因?yàn)椋谝婚_關(guān)元件FETl和第二開關(guān)元件FET2在漏極/源極之間并聯(lián)地連接。
[00