100中形成源極區(qū)137與漏極區(qū)139。之后，可以在柵極結構110側壁上的停止層116的側壁形成間隙壁119。間隙壁119的材料例如是氮化硅。
[0056]其后，請繼續(xù)參照圖1B，于襯底100上形成導體層124，以覆蓋柵極結構110并至少填滿柵極結構102之間的間隙。導體層124的材料例如是多晶硅，其形成的方法例如是進行化學氣相沉積制造工藝，厚度例如是約60奈米。之后，可以選擇性對導體層124進行平坦化制造工藝，使導體層124具有平坦的表面。之后，在晶胞區(qū)10a上形成掩模層125，裸露出周邊區(qū)10b上的導體層124。掩模層125例如是光阻層。
[0057]請參照圖1C，以掩模層125為蝕刻掩模，圖案化導體層124，移除周邊區(qū)10b上的導體層124，裸露出停止層116。之后，移除掩模層125。然后，在襯底100上形成停止層120，覆蓋晶胞區(qū)10a的導體層124以及周邊區(qū)10b的停止層116。停止層120的材料例如是氮化硅，形成的方法例如是化學氣相沉積法。之后，在周邊區(qū)10b的停止層120上形成介電層122。介電層122的材料例如是旋涂式玻璃，其形成方法例如是旋涂法。在另一實施例中，介電層122的材料也可以例如是氧化硅，其形成方法例如是化學氣相沉積法。之后，以晶胞區(qū)10a上的停止層120為研磨終止層，利用化學機械研磨制造工藝對介電層122進行平坦化制造工藝。
[0058]之后，請參照圖1D，移除停止層120。然后，在襯底100上形成頂蓋層126，覆蓋晶胞區(qū)10a上的導體層124以及周邊區(qū)10b上的介電層122。頂蓋層126的材料例如是氮化硅，形成的方法例如是電漿增強型化學氣相沉積法，厚度可以是10nm至300nm。
[0059]其后，利用微影與蝕刻制造工藝，以停止層116為終止層，圖案化頂蓋層126與導體層124，以使留下的導體層124在晶胞區(qū)10a上形成虛擬自行對準接觸窗插塞127，并在虛擬自行對準接觸窗插塞127周圍形成開口 128。
[0060]其后，請參照圖1E，于頂蓋層126上以及開口 128中填入介電層132。介電層132的材料可以采用氮化硅，形成的方法例如是化學氣相沉積法。介電層132可以是共形層，其表面因襯底100上的結構或材料層而有高低起伏，在對應開口 128之處具有多個凹陷134。接著，在襯底100上形成介電層136。介電層136的材料與介電層132的材料不同。介電層136的介電常數(shù)低于介電層132的介電常數(shù)，以降低寄生電容，減少漏極干擾造成的讀取失敗以及位線交互影響的問題。此外，介電層136的溝填能力大于介電層132，可以減少襯底100表面的高低起伏。介電層136的介電常數(shù)例如是低于4。介電層136的材料包括氧化硅或摻雜氧化硅。氧化硅例如是旋涂式玻璃、高密度電漿氧化硅(HDP oxide)或高高寬比溝填制造工藝(High Aspect Rat1 Process, HARP)形成的氧化娃。摻雜氧化娃例如是磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或XX。介電層136的形成方法可以采用涂布法，例如旋轉涂布法或化學氣相沉積法?；瘜W氣相沉積法例如是高密度電漿化學氣相沉積法或高高寬比溝填制造工藝。在一實施例中，介電層132的厚度例如是10埃至100埃。凹陷134的深度例如是2000埃。介電層136的厚度例如是5000埃至10000埃。在形成介電層136之后，可以選擇性的進行退火(annealing),退火制造工藝例如是快速熱退火或爐管退火。
[0061]其后，請參照圖1F，進行平坦化制造工藝，移除凹陷134以外的介電層136以及頂蓋層126表面上的介電層132,留下介電層136a與132a。平坦化制造工藝可以米用化學機械研磨制造工藝來實施。
[0062]之后，請參照圖1G，移除頂蓋層126以及虛擬自行對準接觸窗插塞127的導體層124，并回蝕停止層116與襯層117，以形成間隙壁116a與117a，同時形成裸露出源極133的自行對準接觸窗開口 143、裸露出漏極區(qū)135的自行對準接觸窗開口 145以及裸露出連接Vss的自行對準接觸窗開口(未繪示)。并在周邊區(qū)10b形成與柵極結構110的金屬硅化物層113電性連接的柵極接觸窗開口 148。在移除頂蓋層126的過程中介電層132a會有一部分也被消耗，而使得所留下來的介電層132b的頂面低于介電層136a的頂面。
[0063]之后，請參照圖1H，于自行對準接觸窗開口 143、145以及柵極接觸窗開口 148中填入阻障層金屬層(未繪示)與導體金屬層(未繪示)，以形成與源極區(qū)133電性連接的接觸窗插塞153、與漏極區(qū)135電性連接的接觸窗插塞155、與Vss連接的接觸窗插塞(未繪示)以及與柵極結構110的金屬娃化物層113電性連接的柵極接觸窗插塞158。阻障層金屬層的材料例如是氮化鎢、氮化鈦或氮化鉭，形成的方法例如是化學氣相沉積法，厚度例如是5nm至30nm。導體金屬層的材料例如是鎢，形成的方法例如是化學氣相沉積法，厚度例如是10nm至 300nm。
[0064]請參照圖1H，本發(fā)明實施例提出的快閃存儲器包括:襯底100、多個柵極結構102、源極區(qū)133與漏極區(qū)135、多個自行對準接觸窗143、145、介電層132b以及介電層136a。襯底100包括晶胞區(qū)10a與周邊區(qū)100b。柵極結構102位于襯底100的晶胞區(qū)10a上。源極區(qū)133與漏極區(qū)135分別位于晶胞區(qū)10a的柵極結構102之間的襯底100中。自行對準接觸窗143、145位于柵極結構102之間，且位于源極區(qū)133與漏極區(qū)135上。介電層132b圍繞自行對準接觸窗143、145，且在對應柵極結構102處具有凹陷134。介電層136a位于介電層132b中，且填滿凹陷134,介電層136a的介電常數(shù)低于介電層132b的介電常數(shù)。介電層136a的材料例如是旋涂式玻璃、高密度電漿氧化硅或采用高縱深比填溝制造工藝系統(tǒng)的化學氣相沉積法形成的氧化硅。介電層132b的材料例如是氮化硅。在一實施例中，介電層136a的頂面高于介電層132b的頂面。上述快閃存儲器還包括柵極結構110，其位于襯底100的周邊區(qū)10b上。此外，柵極結構110上也被介電層122覆蓋。介電層122的材料例如是旋涂式玻璃、高密度電漿氧化硅或采用高縱深比填溝制造工藝系統(tǒng)的化學氣相沉積法形成的氧化硅。
[0065]綜上所述，本發(fā)明提出的快閃存儲器及其制造方法，制造工藝簡單，且能夠降低層間介電層的介電常數(shù)，使寄生電容下降，進而減少漏極干擾造成的讀取失敗以及位線交互影響的問題。
[0066]雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中的技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視所附的權利要求所界定者為準。
【主權項】
1.一種快閃存儲器，包括: 襯底，所述襯底包括晶胞區(qū)； 多個第一柵極結構，位于所述襯底的所述晶胞區(qū)上； 多個源極區(qū)與多個漏極區(qū)，分別位于所述晶胞區(qū)的所述第一柵極結構之間的所述襯底上； 多個自行對準接觸窗，位于所述第一柵極結構之間，且位于所述源極區(qū)與所述漏極區(qū)上； 第一介電層，圍繞所述自行對準接觸窗，且在對應所述第一柵極結構處具有多個凹陷；以及 第二介電層，位于所述第一介電層中，且填滿所述凹陷，所述第二介電層的介電常數(shù)低于所述第一介電層的介電常數(shù)。
2.如權利要求1所述的快閃存儲器，其中所述第二介電層的頂面高于所述第一介電層的頂面。
3.如權利要求2所述的快閃存儲器，其中所述第一介電層包括氮化硅。
4.如權利要求2所述的快閃存儲器，其中所述第二介電層包括氧化硅。
5.如權利要求4所述的快閃存儲器，其中所述氧化硅包括旋涂式玻璃。
6.一種快閃存儲器的制造方法，包括: 提供襯底，所述襯底包括晶胞區(qū)； 在所述襯底的所述晶胞區(qū)上形成多個第一柵極結構； 在所述第一柵極結構之間的所述襯底中形成源極區(qū)與漏極區(qū)； 在所述襯底上形成一圖案化的導體層，覆蓋所述第一柵極結構且至少填滿所述第一柵極結構之間的間隙； 在所述第一柵極結構之間的所述襯底上形成多個虛擬自行對準接觸窗插塞，所述虛擬自行對準接觸窗插塞位于所述源極區(qū)與所述漏極區(qū)之上，并在所述虛擬自行對準接觸窗插塞周圍形成多個開口； 在所述虛擬自行對準接觸窗插塞以及所述開口表面形成第一介電層； 在所述第一介電層上形成第二介電層，所述第二介電層填滿所述開口，且所述第二介電層的介電常數(shù)低于所述第一介電層的介電常數(shù)；以及 移除所述虛擬自行對準接觸窗插塞，形成多個自行對準接觸窗。
7.如權利要求6所述的快閃存儲器的制造方法，還包括在所述襯底上形成停止層，覆蓋所述圖案化的導體層以及所述第二柵極結構。
8.如權利要求6所述的快閃存儲器的制造方法，其中所述第一介電層包括氮化硅。
9.如權利要求6所述的快閃存儲器的制造方法，其中所述第二介電層包括氧化硅。
10.如權利要求9所述的快閃存儲器的制造方法，其中所述氧化硅包括旋涂式玻璃、高密度電漿氧化硅或采用高縱深比填溝制造工藝系統(tǒng)的化學氣相沉積法形成的氧化硅。
【專利摘要】本發(fā)明公開了一種快閃存儲器，包括襯底、第一柵極結構、源極區(qū)與漏極區(qū)、自行對準接觸窗、第一介電層以及第二介電層。第一柵極結構位于襯底的晶胞區(qū)上。源極區(qū)與漏極區(qū)分別位于晶胞區(qū)的第一柵極結構間的襯底中。自行對準接觸窗位于第一柵極結構之間，且位于源極區(qū)與漏極區(qū)上。第一介電層圍繞自行對準接觸窗，且在對應第一柵極結構處具有凹陷。第二介電層位于第一介電層中，且填滿凹陷，第二介電層的介電常數(shù)低于第一介電層的介電常數(shù)。
【IPC分類】H01L21-8247, H01L27-115
【公開號】CN104795396
【申請?zhí)枴緾N201410026977
【發(fā)明人】洪文, 廖修漢, 蔡耀庭, 陳彥名
【申請人】華邦電子股份有限公司
【公開日】2015年7月22日
【申請日】2014年1月21日