存儲器及存儲器球位焊墊的布局方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種存儲器，特別是指一種在存儲器中的存儲器球位焊墊的布局方法。
【背景技術(shù)】
[0002]隨著微電子技術(shù)的快速成長，各類電腦產(chǎn)品的周邊設(shè)備亦漸趨高級且多元化，如今，消費者使用電腦不僅是為了處理一般的文書作業(yè)及瀏覽網(wǎng)絡(luò)，更為了能觀賞高畫質(zhì)影音檔案、享受3D線上游戲或處理復(fù)雜的應(yīng)用程序，但無論是高畫質(zhì)影音檔案或是各類電子數(shù)據(jù)文件，其檔案大小必然會隨著數(shù)據(jù)的復(fù)雜及精細(xì)度而提升，因此，高容量的硬盤遂成為所有電腦產(chǎn)品所不可或缺的必要配備。
[0003]在現(xiàn)有技術(shù)下，通常將存儲器裝置提供為電腦或其他電子裝置中的內(nèi)部半導(dǎo)體集成電路。存儲器裝置存在包含揮發(fā)性及非揮發(fā)性存儲器的諸多不同類型存儲器。揮發(fā)性存儲器可需要電力來維持其數(shù)據(jù)且包含隨機存取存儲器(RAM)、動態(tài)隨機存取存儲器(DRAM)及同步動態(tài)隨機存取存儲器(SDRAM)以及其他存儲器。非揮發(fā)性存儲器可通過在不被供電時仍保持所儲存的信息而提供持久數(shù)據(jù)且可包含NAND快閃存儲器、NOR快閃存儲器、只讀存儲器(ROM)、電可擦除可程序化ROM (EEPROM)、可擦除可程序化ROM(EPROM)及相變隨機存取存儲器(PCRAM)以及其他存儲器。
[0004]DRAM是半導(dǎo)體技術(shù)發(fā)展最成熟、應(yīng)用范圍最廣泛、使用量最大的存儲器；從服務(wù)器工作站、桌上型電腦、筆記本電腦、平板電腦、電腦主機至游戲機。一般DRAM的球位設(shè)計為依據(jù)聯(lián)合電子設(shè)備工程委員會(Joint Electron Device Engineering Council, JEDEC)所訂定的球位。然而，所有的DQ球位的擺放型態(tài)并沒有擺放至少一個電源球位與至少一個接地球位，因此IC在走線布局時所產(chǎn)生的噪聲與信號間的相互干擾會很大。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供一種存儲器，存儲器包括基板與多個存儲器球位焊墊。多個存儲器球位焊墊配置于基板的四周以形成回字型，并且多個存儲器球位焊墊以鏡像方式來形成左右對稱的布局，其中回字型的左半部的多個存儲器球位焊墊區(qū)分為第一主區(qū)域、第二主區(qū)域、第三主區(qū)域與第四主區(qū)域，并且第一主區(qū)域與第二主區(qū)域的球位布局分別與第三主區(qū)域與第四主區(qū)域的球位布局相同。第一主區(qū)域內(nèi)的多個存儲器球位焊墊區(qū)分為第一子區(qū)域、第二子區(qū)域與第三子區(qū)域，并且第一子區(qū)域與第三子區(qū)域配置有彼此交錯的多個輸入/輸出數(shù)據(jù)腳位與多個電力腳位，其中多個輸入/輸出數(shù)據(jù)腳位彼此不相鄰，并且在每一個輸入/輸出數(shù)據(jù)腳位的附近配置有至少一電源電壓腳位與至少一接地電壓腳位以優(yōu)化鄰近信號的阻抗且降低噪聲干擾。
[0006]在本發(fā)明其中一個實施例中，電源電壓腳位與接地電壓腳位分別界定為電力腳位，并且第一子區(qū)域與第三子區(qū)域內(nèi)的電力腳位彼此不相鄰。
[0007]在本發(fā)明其中一個實施例中，第二子區(qū)域配置于第一子區(qū)域與第三子區(qū)域之間，并且第二子區(qū)域具有至少一組第一差動輸入/輸出信號腳位與電力腳位，其中第一差動輸入/輸出信號腳位的附近具有電源電壓腳位與接地電壓腳位。
[0008]在本發(fā)明其中一個實施例中，第二主區(qū)域內(nèi)的多個存儲器球位焊墊區(qū)分為第四子區(qū)域、第五子區(qū)域與第六子區(qū)域，并且第四子區(qū)域與第六子區(qū)域分別具有彼此交錯的多個輸入/輸出數(shù)據(jù)腳位與電力腳位，其中多個輸入/輸出數(shù)據(jù)腳位彼此不相鄰，并且每一個輸入/輸出數(shù)據(jù)腳位的附近具有電源電壓腳位與接地電壓腳位以優(yōu)化鄰近信號的阻抗且降低噪聲干擾。
[0009]在本發(fā)明其中一個實施例中，第五子區(qū)域配置于第四子區(qū)域與第六子區(qū)域之間，并且第五子區(qū)域具有至少一組第二差動輸入/輸出信號腳位與多個電力腳位，其中第二差動輸入/輸出信號腳位的附近具有電源電壓腳位與接地電壓腳位。
[0010]本發(fā)明實施例另提供一種存儲器球位焊墊的布局方法，用于存儲器，存儲器包括基板與多個存儲器球位焊墊，存儲器球位焊墊配置于基板的四周以形成回字型，并且存儲器球位焊墊以鏡像方式來形成左右對稱的布局。存儲器球位焊墊的布局方法包括以下步驟:將回字型的左半部的存儲器球位焊墊區(qū)分為第一主區(qū)域、第二主區(qū)域、第三主區(qū)域與第四主區(qū)域，其中第一主區(qū)域與第二主區(qū)域的球位布局分別與第三主區(qū)域與第四主區(qū)域的球位布局相同；將第一主區(qū)域內(nèi)的存儲器球位焊墊區(qū)分為第一子區(qū)域、第二子區(qū)域與第三子區(qū)域；將第一子區(qū)域與第三子區(qū)域配置有彼此交錯的多個輸入/輸出數(shù)據(jù)腳位與多個電力腳位；以及輸入/輸出數(shù)據(jù)腳位彼此不相鄰，并且在每一個輸入/輸出數(shù)據(jù)腳位的附近配置有至少一電源電壓腳位與至少一接地電壓腳位以優(yōu)化鄰近信號的阻抗且降低噪聲干擾。
[0011]綜上所述，本發(fā)明實施例所提出的存儲器與存儲器球位焊墊的布局方法，通過將每一個輸入/輸出數(shù)據(jù)腳位的附近配置有至少一電源電壓腳位與至少一接地電壓腳位以優(yōu)化鄰近信號的阻抗且降低噪聲干擾。
[0012]為使能更進一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，但是此等說明與所附圖式僅是用來說明本發(fā)明，而非對本發(fā)明的權(quán)利要求范圍作任何的限制。
【附圖說明】
[0013]圖1為根據(jù)本發(fā)明示例性實施例所示的存儲器的示意圖。
[0014]圖2為根據(jù)本發(fā)明實施例的第一主區(qū)域的示意圖。
[0015]圖3為根據(jù)本發(fā)明示例性實施例所示的存儲器球位焊墊的布局方法的流程圖。
[0016]【符號說明】
[0017]100:存儲器
[0018]110:基板
[0019]120:存儲器球位焊墊
[0020]TRl:第一主區(qū)域
[0021]TR2:第二主區(qū)域
[0022]TR3:第三主區(qū)域
[0023]TR4:第四主區(qū)域
[0024]TSRl:第一子區(qū)域
[0025]TSR2:第二子區(qū)域
[0026]TSR3:第三子區(qū)域
[0027]TSR4:第四子區(qū)域
[0028]TSR5:第五子區(qū)域
[0029]TSR6:第六子區(qū)域
【具體實施方式】
[0030]在下文將參看隨附圖式更充分地描述各種示例性實施例，在隨附圖式中展示一些示例性實施例。然而，本發(fā)明概念可能以許多不同形式來體現(xiàn)，且不應(yīng)解釋為限于本文中所闡述的示例性實施例。確切而言，提供此等示例性實施例使得本發(fā)明將更為詳盡且完整，且將向本領(lǐng)域的普通技術(shù)人員充分傳達本發(fā)明概念的范疇。在諸圖式中，可為了清楚而夸示層及區(qū)的大小及相對大小。類似數(shù)字始終指示類似元件。
[0031]應(yīng)理解，雖然本文中可能使用術(shù)語第一、第二、第三等來描述各種元件，但此等元件不應(yīng)受此等術(shù)語限制。此等術(shù)語乃用以區(qū)分一元件與另一元件。因此，下文論述的第一元件可稱為第二元件而不偏離本發(fā)明概念的教示。如本文中所使用，術(shù)語“及/或”包括相關(guān)聯(lián)的列出項目中的任一者及一或多者的所有組合。
[0032]〔存儲器的實施例〕
[0033]請參照圖1，圖1為根據(jù)本發(fā)明示例性實施例所示的存儲器的示意圖。一般動態(tài)隨機存取存儲器(Dynamic Random Access Memory, DRAM)的球位設(shè)計為依據(jù)聯(lián)合電子設(shè)備工程委員會(Joint Electron Device Engineering Council, JEDEC)所訂定的球位，所述球位的布局型態(tài)并無法使得所有的輸入/輸出數(shù)據(jù)腳位(如DQ球位)的附近具有至少一個電源電壓腳位與至少一個接地電壓腳位，因此無法達到良好的電容效應(yīng)。因此，本披露內(nèi)容提出一種存儲器球位焊墊的布局方法，以使得所有的輸入/輸出數(shù)據(jù)腳位(如DQ球位)的附近都能夠具有至少一個電源電壓腳位與至少一個接地電壓腳位以形成良好的電容效應(yīng)，進而使特性阻抗達到更好的水平，并且進一步使得電源電壓與接地電壓所產(chǎn)生的噪聲降到最小。在進行下述說明前，須先說明的是，本披露內(nèi)容的存儲器100的球位分布可以應(yīng)用于第三代雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器(Double-Data-Rate Three SynchronousDynamic Random Access Memory, DDR3SDRAM)與在 2012 年 9 月 26 日負(fù)責(zé)制定存儲器技術(shù)的JEDEC所公布了最新一代的第四代雙倍數(shù)據(jù)率(Double-Data-Rate Four, DDR4)存儲器技術(shù)。值得一提的是，本披露內(nèi)容的存儲器100的球位分布還可以應(yīng)用于所有的存儲器儲存媒體。再者，為了清楚了解本披露內(nèi)容，本披露內(nèi)容的存儲器以64位元的儲存空間作為一范例說明。
[0034]請繼續(xù)參照圖1，在本實施例中，存儲器100包括基板110與多個存儲器球位焊墊120，并且存儲器100可以是揮發(fā)性存儲器。多個存儲器球位焊墊120 (如DQl)配置于基板110的四周以形成回字型，并且多個存儲器球位焊墊120以鏡像方式來形成左右對稱的組態(tài)以簡化布局線路的復(fù)雜度?；刈中偷淖蟀氩康亩鄠€存儲器球位焊墊120區(qū)分為第一主區(qū)域TR1、第二主區(qū)域TR2、第三主區(qū)域TR3與第四主區(qū)域TR4。于本實施例中，第一主區(qū)域TRl內(nèi)的多個存儲器球位焊墊120區(qū)分為第一子區(qū)域TSRl、第二子區(qū)域TSR2與第三子區(qū)域TSR3，并且第一子區(qū)域TSRl與第三子區(qū)域TSR3配置有彼此交錯的多個輸入/輸出數(shù)據(jù)腳位(如DQO?DQ7)與多個電力腳位(如VDDQ、VSS與VSSQ)，其中多個輸入/輸出數(shù)據(jù)腳位彼此不相鄰，并且在每一個輸入/輸出數(shù)據(jù)腳位的附近配置有至少一電源電壓腳位與至少一接地電壓腳位以優(yōu)化鄰近信號的阻抗且降低噪聲干擾。值得一提的是，電源電壓腳位與接地電壓腳位分別界定為電力腳位，并且第一子區(qū)域TSRl與第三子區(qū)域TSR3內(nèi)的電力腳位彼此不相鄰。
[0035]請同時參照圖2，圖2為根據(jù)本發(fā)明實施例的第一主區(qū)域的示意圖。關(guān)于第一主區(qū)域TRl內(nèi)的第一子區(qū)域TSRl與第三子區(qū)域TSR3，詳細(xì)來說，輸入/輸出數(shù)據(jù)腳位(如DQ0)的附近具有兩個電源電壓腳位(如VDDQ)與兩個接地電壓腳位(如VSS與VSSQ)。輸入/輸出數(shù)據(jù)腳位(如DQl)的附近具有一個電源電壓腳位GnVDDQ)與兩個接地電壓腳位(如VSS與VSSQ)。輸入/輸出數(shù)據(jù)腳位(如DQ2)的附近具有一個電源電壓腳位(如VDDQ)與兩個接地電壓腳位(如VSS與VSSQ)。輸入/輸出數(shù)據(jù)腳位(如DQ3)的附近具有一個電源電壓腳位(如VDDQ)與三個接地電壓腳位(如VSS與VSSQ)。輸入/輸出數(shù)據(jù)腳位(如DQ4)的附近具有兩個電源電壓腳位(如VDDQ)與兩個接地電壓腳位(如VSS與VSSQ)。輸入/輸出數(shù)據(jù)腳位(如DQ5)的附近具有一個電源電壓腳位(如VDDQ)與兩個接地電壓腳位(如VSS與VSSQ)。輸入/輸出數(shù)據(jù)腳位(如DQ6)的附近具有一個電源電壓腳位(如VDDQ)與兩個接地電壓腳位(如VSS與VSSQ)。輸入/輸出數(shù)據(jù)腳位(如DQ7)的附近具有一個電源電壓腳位(如VDDQ)與兩個接地電壓腳位(如VSS與VSS