一種差分電感器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體領(lǐng)域，涉及一種差分電感器。
【背景技術(shù)】
[0002]目前，在集成電路中包含了大量的無源器件，片上電感就是其中十分重要的一種，片上電感是射頻CMOS/BiCMOS集成電路的重要元件之一。在通常的無線產(chǎn)品中，電感元件對總的射頻性能有很重要的影響。因此對這些電感元件的設(shè)計(jì)和分析也得到了廣泛的研究。電感作為射頻電路的核心部件，它通?？梢杂绊懙秸麄€電路的整體性能。目前，高品質(zhì)因數(shù)的片上電感廣泛應(yīng)用在壓控振蕩器，低噪聲放大器等射頻電路模塊中。電感品質(zhì)因數(shù)Q值是衡量電感器件的主要參數(shù)，其是指電感器在某一頻率的交流電壓下工作時，所呈現(xiàn)的感抗與其等效損耗電阻之比。電感器的Q值越高，其損耗越小，效率越高。
[0003]隨著CMOS技術(shù)的工藝節(jié)點(diǎn)越來越小，考慮到生產(chǎn)線前道工序(FEOL)中來自于多晶硅/有源區(qū)密度的熱分布以及生產(chǎn)線后道工序(BEOL)中金屬密度可能影響工藝均勻性和穩(wěn)定性，擴(kuò)散區(qū)、多晶硅和金屬需要滿足一定的密度要求，即必須達(dá)到最低密度。集成電路的實(shí)質(zhì)就是把電路所需的晶體管、二極管、電阻、電容和電感等電子元器件整合到半導(dǎo)體晶片上，形成完整的邏輯電路，以達(dá)到控制、計(jì)算、或記憶等功能。通常來說，集成電路包括多層電子元器件層，各層之間通過金屬導(dǎo)線進(jìn)行連接。一般來說，在完成一層金屬布線，進(jìn)行后續(xù)工序前，要對晶片上的薄膜或?qū)拥耐庑芜M(jìn)行平面化處理，以保證集成電路所必須的平整度。平面化處理通常采用化學(xué)機(jī)械拋光的方式。然而，化學(xué)機(jī)械拋光過程產(chǎn)生的平面外形通常依賴于底層的圖案密度，為了防止由于底層圖案密度不均勻而造成化學(xué)機(jī)械拋光后表面不平整如出現(xiàn)凹槽的問題，目前通常的做法是在各層圖案稀疏的區(qū)域填入虛擬填充物，例如:虛擬有源區(qū)、虛擬柵極以及虛擬金屬層等。此外，在刻蝕的工藝步驟中，金屬密度高的區(qū)域和金屬密度低的區(qū)域的刻蝕速率不一樣，容易出現(xiàn)刻蝕不足或刻蝕過度的問題。
[0004]傳統(tǒng)的射頻集成電路工藝一般采用頂層金屬加厚，頂層下面幾層金屬一般都采用薄金屬的做法來降低頂層金屬的電阻率。這樣利用加厚的頂層金屬來制作片上電感，就可以提高片上電感的品質(zhì)因數(shù)Q值。因此傳統(tǒng)的差分電感，一般都制作在頂層金屬上。另外，疊層的片上電感在很大程度減少了芯片面積，降低了生產(chǎn)成本。同時，將電感器布置得與襯底相距盡量遠(yuǎn)，可以減小由于電感與襯底相互作用而形成的至襯底之間的電容。將電感器布置在于襯底相距較遠(yuǎn)的集成電路的頂層雖然對提高電感Q值有利，然而卻會造成電感器底層的圖案密度過小，不利于表面平整度，并容易出現(xiàn)上述刻蝕不足或刻蝕過度的問題。為了達(dá)到最低金屬密度要求，通常需要在電感器區(qū)域下方填充虛擬金屬。然而，由于虛擬金屬中可以產(chǎn)生渦流，虛擬金屬的存在會降低電感器的Q值，能帶來超過15%的Q值減小。
[0005]為了達(dá)到更好的電路性能，設(shè)計(jì)師可以采取進(jìn)一步加厚的頂層金屬來提升Q值，但是這種做法會增加生產(chǎn)成本。通常，設(shè)計(jì)師通過增加線圈寬度來獲得足夠的Q性能，如每條線圈的寬度可達(dá)15微米，但是這種做法需要將芯片面積設(shè)計(jì)得更大。現(xiàn)有的三端差分電感器如圖1至圖3所示，其采用兩層線圈堆疊，上下層線圈完全相同并以并聯(lián)方式連接，每層線圈采取交叉走線的方式，其中圖1為該三端差分電感器的結(jié)構(gòu)示意圖，圖2為其分解結(jié)構(gòu)示意圖，圖3為圖2所示結(jié)構(gòu)的側(cè)視圖。然而這種差分電感器結(jié)構(gòu)要達(dá)到更高的Q值仍然需要比較大的面積，不利于縮小芯片尺寸。
[0006]因此，提供一種在相同面積下具有更高Q值的電感器實(shí)屬必要。

【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種差分電感器，用于解決現(xiàn)有技術(shù)中差分電感器品質(zhì)因數(shù)Q值較低的問題。
[0008]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種差分電感器，至少包括:
[0009]第一端口及與所述第一端口相向設(shè)置的第二端口 ；
[0010]底層線圈，從所述第一端口沿一條通路繞到所述第二端口，形成由外至內(nèi)至少兩圈金屬線圈；所述第一端口及第二端口分別位于所述底層線圈的最外圈金屬線圈兩端；所述底層線圈的內(nèi)外圈金屬線圈之間通過若干第一斜線連接件以交叉方式連接；
[0011]所述底層線圈的最外圈金屬線圈正上方形成有一圈頂層金屬線圈；所述頂層金屬線圈通過所述第一端口、第二端口、及若干觸點(diǎn)與所述底層線圈以并聯(lián)方式連接；所述頂層金屬線圈與所述底層線圈之間僅最外圈金屬線圈堆疊并共用所述底層線圈中除最外圈金屬線圈以外的所有的金屬線圈。
[0012]可選地，所述差分電感器還包括至少一個與所述第一斜線連接件并聯(lián)連接的第二斜線連接件；所述第二斜線連接件與所述頂層金屬線圈位于同一層。
[0013]可選地，所述第二斜線連接件的厚度大于所述第一斜線連接件的厚度。
[0014]可選地，所述差分電感器還包括一中心抽頭，所述中心抽頭在所述底層線圈走線長度的一半處通過觸點(diǎn)引出。
[0015]可選地，所述底層線圈的外圈金屬線圈在半圈處繞到與其相鄰的內(nèi)圈金屬線圈。
[0016]可選地，所述頂層金屬線圈在半圈處過渡到所述底層線圈的次外層金屬線圈。
[0017]可選地，所述底層線圈由外而內(nèi)包括3?20圈金屬線圈。
[0018]可選地，所述底層線圈在水平面上的投影為八邊形、方形或圓形，所述頂層金屬線圈對應(yīng)為八邊形、方形或圓形。
[0019]可選地，所述底層線圈內(nèi)外圈金屬線圈的線寬相等。
[0020]可選地，所述頂層金屬線圈與所述底層線圈的最外圈金屬線圈線寬相等。
[0021]如上所述，本發(fā)明的差分電感器，具有以下有益效果:相對于上下層金屬全部堆疊的電感器，本發(fā)明的電感器中頂層金屬線圈與底層線圈之間并聯(lián)且僅最外層金屬線圈堆疊，在不改變電感器感值的條件下減小了頂層線圈的耦合電容，達(dá)到高于7%的電感器Q值提升；此外，由于所述第一斜線連接件的位于下層且厚度較薄，而本發(fā)明中可選擇性增加第二斜線連接件，所述第一斜線連接件和第二斜線連接件疊加，厚度增加，減小了內(nèi)外層線圈之間的連接電阻，從而提高了線圈通電能力并降低損耗，使電感器Q值進(jìn)一步提高大約7%。二者共同作用，可以整體提升電感器Q值超過15%。
【附圖說明】
[0022]圖1顯示為現(xiàn)有技術(shù)中差分電感器的結(jié)構(gòu)示意圖。
[0023]圖2顯示為現(xiàn)有技術(shù)中差分電感器的分解結(jié)構(gòu)示意圖。
[0024]圖3顯示為圖2所示結(jié)構(gòu)的側(cè)視圖。
[0025]圖4顯示為本發(fā)明的差分電感器的結(jié)構(gòu)示意圖。
[0026]圖5顯示為本發(fā)明的差分電感器的分解結(jié)構(gòu)示意。
[0027]圖6顯示為圖5所示結(jié)構(gòu)的側(cè)視圖。
[0028]圖7顯示為本發(fā)明的差分電感器與傳統(tǒng)差分電感器的Q值隨頻率變化的曲線圖。
[0029]元件標(biāo)號說明
[0030]I 第一端口
[0031]2 第二端口
[0032]3 底層線圈
[0033]4 第一斜線連接件
[0034]5 頂層金屬線圈
[0035]6 第二斜線連接件
[0036]7 觸點(diǎn)
[0037]8 中心抽頭
【具體實(shí)施方式】
[0038]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0039]請參閱圖4至圖7。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0040]本發(fā)明提供一種差分電感器，至少包括:
[0041]第一端口及與所述第一端口相向設(shè)置的第二端口 ；
[0042]底層線圈，從所述第一端口沿一條通路繞到所述第二端口，形成由外至內(nèi)至少兩圈金屬線圈；所述第一端口及第二端口分別位于所述底層線圈的最外圈金屬線圈兩端；所述底層線圈的內(nèi)外圈金屬線圈之間通過若干第一斜線連接件以交叉方式連接；
[0043]所述底層線圈的最外圈金屬線圈正上方形成有一圈頂層金屬線圈；所述頂層金屬線圈通過所述第一端口、第二端口、及若干觸點(diǎn)與所述底層線圈以并聯(lián)方式連接；所述頂層金屬線圈與所述底層線圈之間僅最外圈金屬線圈堆疊并共用所述底層線圈中除最外圈金屬線圈以外的所有的金屬線圈。
[0044]圖4至圖7為本發(fā)明一個實(shí)施例的差分電感器，所述示意圖只是實(shí)例，在此不應(yīng)過度限制本發(fā)明保護(hù)的范圍。
[0045]首先請參閱圖4至圖6，其中，圖4顯示為本發(fā)明的差分電感器的結(jié)構(gòu)示意圖，圖5顯示為本發(fā)明的差分電感器的分解結(jié)構(gòu)示意圖，圖6顯示為圖5所示結(jié)構(gòu)的側(cè)視圖。如圖所示，本發(fā)明的差分電感器至少包括第一端口 1、與所述第一端口 I相向設(shè)置的第二端口 2、底層線圈3、若干第一斜線連接件4、頂層金屬線圈5及若干觸點(diǎn)7。
[0046]具體的，所述第一端口 I及第二端口 2均為雙層結(jié)構(gòu)，分別與所述底層線圈3始末兩端及所述頂層金屬線圈