了許多用于實現(xiàn)本發(fā)明的不同特征的許多不同實施例或實例。下面描述了部件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。此外，在以下描述中，在第二工藝之前實施第一工藝可以包括在第一工藝之后直接實施第二工藝的實施例，并且也可以包括可以在第一工藝和第二工藝之間可以實施額外的工藝的實施例。為了簡化和清楚的目的，可以以不同的比例任意地繪制各個部件。此外，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸或間接的方式形成的實施例，
[0031]本發(fā)明描述了實施例的一些變化例。在各個視圖和示例性實施例中，相似的參考標號用于代表相似的元件。應當理解，可以在方法之前、期間和之后提供額外的操作，并且對于方法的其他實施例，可以取代或消除所描述的一些操作。
[0032]根據(jù)本發(fā)明的一些實施例，本發(fā)明提供了半導體器件結構的實施例及其制造方法。半導體器件結構可以包括具有在介電層中形成的導電部件的互連結構。
[0033]圖1A至圖1N根據(jù)一些實施例示出了形成半導體器件結構100的各個階段的截面圖。如圖1A所示，根據(jù)一些實施例提供襯底102。襯底102可以是諸如硅晶圓的半導體晶圓?？蛇x地或額外地，襯底102可以包括元素半導體材料、化合物半導體材料和/或合金半導體材料。元素半導體材料的實例可以是但不限于晶體硅、多晶硅、非晶硅、鍺和/或金剛石?；衔锇雽w材料的實例可以是但不限于碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦。合金半導體材料的實例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP 和 / 或 GaInAsP。
[0034]如圖1A所示，根據(jù)一些實施例，襯底102包括器件區(qū)106。器件區(qū)106可以具有各種器件元件。器件元件的實例可以包括但不限于晶體管、二極管和/或其他可應用的元件。晶體管的實例可以包括但不限于金屬氧化物半導體場效應晶體管(MOSFET)、互補金屬氧化物半導體(CMOS)晶體管、雙極結晶體管(BJT)、高電壓晶體管、高頻晶體管、P溝道和/或η溝道場效應晶體管(PFET和NFET)等。實施諸如沉積、蝕刻、注入、光刻、退火和/或其他可應用的工藝的多種工藝來形成器件元件。在一些實施例中，在前段制程(FEOL)工藝中，在襯底102中形成器件區(qū)106。
[0035]如圖1A所示，根據(jù)一些實施例，在襯底102上方形成介電層110。在一些實施例中，介電層110是金屬間介電層(MD)。介電層110可以包括由諸如低介電常數(shù)或極低介電常數(shù)(ELK)材料的多種介電材料制成的多層。介電材料的實例可以包括但不限于氧化物、S12,硼磷硅酸鹽玻璃(BPSG)、正硅酸乙酯(TEOS)、旋涂玻璃(SOG)、未摻雜的硅酸鹽玻璃(USG)、氟化硅酸鹽玻璃(FSG)、高密度等離子體(HDP)氧化物或等離子體增強的TEOS (PETEOS)?？梢杂苫瘜W汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、旋涂或其他可應用的工藝形成介電層110。
[0036]如圖1B所不,根據(jù)一些實施例,在介電層110上方形成第一光刻膠層113,并且第一光刻膠層113包括一個或多個開口 114。可以根據(jù)需要調整開口 114的形狀。在一些實施例中，當從頂視或之上的視角觀察時，開口 114的形狀是封閉或未封閉的圓形、矩形、橢圓形、正方形或多邊形(未示出)。在一些實施例中，當從頂視或之上的視角觀察時，開口114包括η型結構，T型結構、棒形結構和/或線形結構(未示出)。
[0037]如圖1C所不,根據(jù)一些實施例,在形成第一光刻膠層113之后，實施蝕刻工藝116以穿過開口 114蝕刻介電層110。通過蝕刻工藝116在介電層110中形成應力降低結構溝槽118。蝕刻工藝116可以是濕蝕刻工藝或干蝕刻工藝。
[0038]如圖1D所示，根據(jù)一些實施例，在實施蝕刻工藝116之后，去除第一光刻膠層113，并且提供應力消除材料120以填充應力降低結構溝槽118。沉積應力消除材料120并形成應力消除或應力降低保護環(huán)或結構來阻止或防止應力作用于在連續(xù)工藝中形成的導電部件。
[0039]在一些實施例中，應力消除材料120與用于形成介電層110的材料不同。因此，應力消除材料120能阻止由介電層110引起的應力到達導電部件108。在一些實施例中，由諸如S12的壓縮材料制成介電層110，并且應力消除材料120是諸如Si3N4的拉伸材料。
[0040]在一些實施例中，應力消除材料120是氧化硅、氮化硅、氮氧化硅或它們的組合。在一些實施例中，應力消除材料120是SixOy，并且X:y在從約0.1至約10的范圍內。在一些實施例中，應力消除材料120是SixNy，并且X:y在從約0.1至約10的范圍內。在一些實施例中，應力消除材料120是SixOyNz，并且X:y在從約0.1至約10的范圍內，或y:z在從約0.1至約10的范圍內，或X:z在從約0.1至約10的范圍內?？梢哉{整x、y和z以控制應力消除材料120的性能。
[0041]可以通過化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機CVD (MOCVD)，等離子體增強CVD (PECVD)或其他可應用沉積工藝形成或沉積應力消除材料120。
[0042]如圖1E所示，根據(jù)一些實施例，在應力降低結構溝槽118中填充或沉積應力消除材料120之后，去除應力消除材料120的多余部分以暴露介電層110的頂面?？梢酝ㄟ^化學機械拋光(CMP)工藝去除應力消除材料120的多余部分。
[0043]應力降低結構122包括應力降低結構溝槽118。應力降低結構122的形狀可以與第一光刻膠層113的開口 114的形狀相類似或相同。雖然在圖1E中示出的截面圖中未示出，但在一些實施例中，當從頂視或之上的視角觀察時，應力降低結構122的形狀是封閉或未封閉的圓形、矩形、橢圓形、正方形或多邊形。在一些實施例中，應力降低結構122包括η型結構、T型結構、棒形結構和/或線形結構。應當注意的是，應力降低結構122可以包括具有相同或不同形狀的多個部分，并且一些部分可以彼此交叉，而一些部分可以彼此不交叉。
[0044]在一些實施例中，應力降低結構122的高度H1在從約0.09 μ m至約35 μ m的范圍內。在一些實施例中，應力降低結構122的厚度T1在從約0.09μπι至約3μπι的范圍內。
[0045]此外，如圖1E所示，根據(jù)一些實施例，由應力降低結構122圍繞介電層110的一部分124。應力降低結構122配置為防止由介電層110引起或產生的應力直接進入或作用于部分124。因此，通過應力降低結構122保護了在介電層110的部分124中形成的部件。在一些實施例中，介電層110的部分124的寬度W1在從約0.0lym至約50 μ m的范圍內。
[0046]根據(jù)一些實施例，在形成應力降低結構122之后，在由應力降低結構122圍繞的介電層110的部分124中形成導電部件108。如圖1F所示，根據(jù)一些實施例，在介電層110上方形成第二光刻膠層126。第二光刻膠層126包括位于介電層110的部分124上方的開口128。應當注意，雖然在圖1F中示出了三個開口 128，但是并不意圖限制第二光刻膠層126中開口 128的數(shù)量。例如，第二光刻膠層126可以只包括一個開口。
[0047]接下來，如圖1G所示，根據(jù)一些實施例，穿過開口 128實施蝕刻工藝130，并且在介電層I1的部分124中形成通孔132。如圖