一種隧穿場(chǎng)效應(yīng)晶體管及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于CMOS超大規(guī)模集成電路(ULSI)中場(chǎng)效應(yīng)晶體管邏輯器件領(lǐng)域，具體涉及一種垂直溝道方向異質(zhì)結(jié)構(gòu)隧穿場(chǎng)效應(yīng)晶體管及其制備方法。
【背景技術(shù)】
[0002]自集成電路誕生以來(lái)，微電子集成技術(shù)一直按照“摩爾定律”不斷發(fā)展，半導(dǎo)體器件尺寸不斷縮小。隨著半導(dǎo)體器件進(jìn)入深亞微米范圍，傳統(tǒng)MOSFET器件由于受到自身擴(kuò)散漂流的導(dǎo)通機(jī)制所限，亞閾值斜率受到熱電勢(shì)kT/q的限制而無(wú)法隨著器件尺寸的縮小而同步減小。這就導(dǎo)致MOSFET器件泄漏電流縮小無(wú)法達(dá)到器件尺寸縮小的要求，整個(gè)芯片的能耗不斷上升，芯片功耗密度急劇增大，嚴(yán)重阻礙了芯片系統(tǒng)集成的發(fā)展。為了適應(yīng)集成電路的發(fā)展趨勢(shì)，新型超低功耗器件的開發(fā)和研宄工作就顯得特別重要。隧穿場(chǎng)效應(yīng)晶體管(TFET，Tunneling Field-Effect Transistor)采用帶帶隧穿(BTBT)新導(dǎo)通機(jī)制，是一種非常有發(fā)展?jié)摿Φ倪m于系統(tǒng)集成應(yīng)用發(fā)展的新型低功耗器件。TFET通過(guò)柵電極控制源端與溝道交界面處隧穿結(jié)的隧穿寬度，使得源端價(jià)帶電子隧穿到溝道導(dǎo)帶(或溝道價(jià)帶電子隧穿到源端導(dǎo)帶)形成隧穿電流。這種新型導(dǎo)通機(jī)制突破傳統(tǒng)MOSFET亞閾值斜率理論極限中熱電勢(shì)kT/q的限制，可以實(shí)現(xiàn)低于60mV/dec的具有超陡亞閾值斜率，降低器件靜態(tài)漏泄電流進(jìn)而降低器件靜態(tài)功耗。
[0003]但是，與傳統(tǒng)MOSFET不同的是，TFET轉(zhuǎn)移曲線的亞閾區(qū)內(nèi)亞閾斜率是變化的，且隨著柵電壓增大而逐漸增大，這就導(dǎo)致TFET轉(zhuǎn)移特性中，低于60mV/dec的亞閾斜率對(duì)應(yīng)范圍較小，器件的平均亞閾斜率較高，不利于TFET器件在超低功耗領(lǐng)域的應(yīng)用。因此，保持較陡直的最小亞閾值斜率的同時(shí)，抑制亞閾斜率退化，實(shí)現(xiàn)超陡平均亞閾斜率是TFET器件應(yīng)用中需要解決的一個(gè)非常重要的問(wèn)題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種垂直溝道方向異質(zhì)結(jié)構(gòu)隧穿場(chǎng)效應(yīng)晶體管及制備方法。該隧穿場(chǎng)效應(yīng)晶體管可以有效抑制器件轉(zhuǎn)移特性中亞閾斜率退化現(xiàn)象，同時(shí)顯著降低隧穿場(chǎng)效應(yīng)晶體管的平均亞閾斜率，并保持了較陡直的最小亞閾斜率。
[0005]本發(fā)明提供的技術(shù)方案如下:
[0006]一種隧穿場(chǎng)效應(yīng)晶體管，如圖1所示，包括隧穿源區(qū)9，漏區(qū)8，溝道區(qū)(2、3)以及位于溝道上方的柵介質(zhì)層5及控制柵6，其特征是，所述的隧穿源區(qū)及溝道區(qū)沿器件(器件指的是所述的隧穿場(chǎng)效應(yīng)晶體管)垂直方向?yàn)楫愘|(zhì)結(jié)構(gòu)(1、2、3)，其中下層I為具有較寬禁帶寬度半導(dǎo)體襯底，上層3為具有較寬禁帶寬度半導(dǎo)體材料，中間層2為具有較窄禁帶寬度半導(dǎo)體材料。且該器件漏區(qū)8相對(duì)源區(qū)水平位置下降，處于中間層2與下層I的交界面下方(約2-5nm左右)。對(duì)于N型器件來(lái)說(shuō)，隧穿源區(qū)為P型重?fù)诫s，漏區(qū)為N型重?fù)诫s，溝道區(qū)為P型輕摻雜；而對(duì)于P型器件來(lái)說(shuō)，隧穿源區(qū)為N型重?fù)诫s，漏區(qū)為P型重?fù)诫s，溝道區(qū)為N型輕摻雜。
[0007]所述的隧穿場(chǎng)效應(yīng)晶體管，其特征是，對(duì)于N型器件來(lái)說(shuō)，隧穿源區(qū)為P型重?fù)诫s，其摻雜濃度約為lE18Cm_3-lE20Cm_3，漏區(qū)為N型重?fù)诫s，其摻雜濃度約為lE18cnT3-lE19cnT3，溝道區(qū)為P型輕摻雜，其摻雜濃度約為lE13cnT3-lE15cnT3;而對(duì)于P型器件來(lái)說(shuō)，隧穿源區(qū)為N型重?fù)诫s，其摻雜濃度約為lE18Cm_3-lE20Cm_3，漏區(qū)為P型重?fù)诫s，其摻雜濃度約為lE18cm_3-lE19cm_3，溝道區(qū)為N型輕摻雜，其摻雜濃度約為lE13cm3-lE15cm3。
[0008]所述隧穿場(chǎng)效應(yīng)晶體管中垂直溝道方向異質(zhì)結(jié)構(gòu)中的上層3的厚度是器件設(shè)計(jì)的重要參數(shù)。上層3的厚度較大，將導(dǎo)致中間層2窄禁帶材料帶帶隧穿幾率較低，達(dá)不到良好的抑制器件亞閾斜率退化的效果并引起器件開態(tài)電流降低。而上層3的厚度過(guò)小，中間層2窄禁帶材料距離溝道表面過(guò)近，將導(dǎo)致器件關(guān)態(tài)電流增大，最小亞閾斜率增大。一般保證上層3材料厚度優(yōu)化在5nm-10nm之間。且具有較窄禁帶寬度的中間層2材料的禁帶寬度一般較具有較寬禁帶寬度上層3材料及最下層I材料禁帶寬度小0.3eV以上，中間層2材料厚度一般優(yōu)化在10-20nm之間。
[0009]所述的隧穿場(chǎng)效應(yīng)晶體管可以應(yīng)用于SiGe及其他I1-VI，II1-V和IV-1V族的二元或三元化合物半導(dǎo)體材料。
[0010]本發(fā)明同時(shí)提供所述的垂直溝道方向異質(zhì)結(jié)構(gòu)隧穿場(chǎng)效應(yīng)晶體管的制備方法，包括以下步驟:
[0011]I)襯底準(zhǔn)備:輕摻雜或未摻雜的寬禁帶半導(dǎo)體襯底；
[0012]2)在半導(dǎo)體襯底上依次外延生長(zhǎng)一層窄禁帶半導(dǎo)體材料和較寬禁帶半導(dǎo)體材料并進(jìn)行原位輕摻雜。
[0013]3)在襯底上淀積一層氧化物及氮化物，采用淺槽隔離STI刻蝕，淀積隔離材料填充深孔后進(jìn)行CMP ;
[0014]4)重新生長(zhǎng)柵介質(zhì)材料，淀積柵材料，進(jìn)行光刻和刻蝕，形成源端單側(cè)柵圖形；
[0015]5)光刻暴露出漏區(qū)完成漏端一側(cè)柵圖形并選擇刻蝕出漏區(qū)，以光刻膠為掩膜，進(jìn)行離子注入形成漏區(qū)，濃度約為lE18cm_3-lE19cm_3;
[0016]6)光刻暴露出源區(qū)，以光刻膠為掩膜，進(jìn)行離子注入形成源區(qū)，濃度約為lE19cm 3-lE20cm 3；
[0017]7)快速高溫退火激活雜質(zhì)；
[0018]8)最后進(jìn)入同CMOS —致的后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得垂直溝道方向異質(zhì)結(jié)構(gòu)隧穿場(chǎng)效應(yīng)晶體管。
[0019]所述的制備方法，其特征是，步驟I)和步驟2)中所述的輕摻雜，其摻雜濃度約為lE13cm3-lE15cm3。
[0020]所述的制備方法，其特征是，步驟I)中所述的半導(dǎo)體襯底材料選自S1、Ge或其他I1-VI, II1-V和IV-1V族的二元或三元化合物半導(dǎo)體、絕緣體上的硅(SOI)或絕緣體上的鍺(GOI)。
[0021]所述的制備方法，其特征是，步驟2)中所述的不同禁帶寬度異質(zhì)材料可選自S1、Ge或其他I1-VI，II1-V和IV-1V族的二元或三元化合物半導(dǎo)體、絕緣體上的硅(SOI)或絕緣體上的鍺(GOI)。
[0022]所述的制備方法，其特征是，步驟4)中所述的柵介質(zhì)層材料選自Si02、Si3N4或高K柵介質(zhì)材料。
[0023]所述的制備方法，其特征是，步驟4)中所述的生長(zhǎng)柵介質(zhì)材料的方法選自下列方法之一:常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積或物理氣相淀積。
[0024]所述的制備方法，其特征是，步驟4)中所述的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。
[0025]本發(fā)明的技術(shù)效果(以N型器件為例):
[0026]1、隧穿源區(qū)及溝道區(qū)為垂直溝道方向異質(zhì)結(jié)構(gòu)，且溝道上層及最下層材料具有較寬禁帶寬度，中間層材料具有較窄禁帶寬度；其中溝道上層厚度較小。
[0027]2、柵電極加正電壓，溝道能帶下拉，在隧穿結(jié)處發(fā)生帶帶隧穿，器件開啟。在柵壓較小時(shí)，主要是溝道上層具有較寬禁帶寬度部分發(fā)生帶帶隧穿，從而可以獲得較陡直的最小亞閾值擺幅。
[0028]3、隨著柵壓增大，中間層具有較窄禁帶寬度的部分發(fā)生帶帶隧穿。且對(duì)于帶帶隧穿來(lái)說(shuō)，窄禁帶材料相對(duì)于寬禁帶材料具有更大的隧穿幾率，在相同柵電壓增量條件下可以獲得更大的帶帶隧穿電流增量，從而可以獲得更陡直的平均亞閾斜率，有效抑制了器件亞閾斜率隨柵電壓增大而退化的現(xiàn)象。
[0029]4、由于在器件剛開啟情況下具有較寬禁帶寬度部分帶帶隧穿起主導(dǎo)作用，有利于降低最小亞閾斜率，并且有效避免了窄禁帶材料會(huì)導(dǎo)致的關(guān)態(tài)電流增大，最小亞閾斜率增大的現(xiàn)象。
[0030]5、同時(shí)，由于該器件具有下降的漏區(qū)結(jié)構(gòu)，漏結(jié)處為寬禁帶半導(dǎo)體同質(zhì)結(jié)，可有效抑制漏結(jié)處帶帶隧穿引起的雙極效應(yīng)。
[0031]與現(xiàn)有的TFET相比，垂直溝道方向異質(zhì)結(jié)構(gòu)隧穿場(chǎng)效應(yīng)晶體管通過(guò)器件結(jié)構(gòu)設(shè)計(jì)，顯著改善了器件轉(zhuǎn)移特性，有效降低了器件的平均亞閾斜率，同時(shí)保持了陡直