半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其是涉及一種半導(dǎo)體器件的形成方法。
【背景技術(shù)】
[0002]隨著集成電路制造技術(shù)的發(fā)展，集成電路的特征尺寸也不斷減小，集成電路的集成度不斷增加。如超大集成電路(Very Large Scale Integrat1n,VLSI)要求在幾毫米面積的硅片上集成上萬(wàn)至百萬(wàn)元器件。
[0003]為了提高集成電路的集成度，參考圖1所示，現(xiàn)有的半導(dǎo)體器件包括多層介質(zhì)層結(jié)構(gòu)，半導(dǎo)體器件的各元器件分布于各層介質(zhì)層內(nèi)，同一介質(zhì)層內(nèi)的各元器件通過(guò)金屬互連線12電連接，而不同介質(zhì)層間的元器件通過(guò)貫穿介質(zhì)層的金屬插塞11電連接。
[0004]現(xiàn)行的金屬插塞的形成過(guò)程包括，先在半導(dǎo)體襯底上沉積介質(zhì)層，并在介質(zhì)層上形成硬掩模層，在刻蝕所述硬掩模層，在所述硬掩模層內(nèi)形成硬掩模圖案后，以硬掩模圖案為掩?？涛g介質(zhì)層，形成凹槽；之后向所述凹槽內(nèi)填充滿金屬材料，并去除硬掩模層上多余的金屬層和硬掩模層，使得凹槽內(nèi)的金屬層表面與所述介質(zhì)層表面齊平，從而在介質(zhì)層內(nèi)形成金屬插塞。
[0005]然而在實(shí)際操作中，采用上述工藝形成的含有金屬插塞的半導(dǎo)體器件中的各金屬插塞之間會(huì)出現(xiàn)漏電現(xiàn)象(metal bridge),從而直接降低了半導(dǎo)體器件的性能。
[0006]為此，如何提高金屬插塞的形成工藝，如何抑制形成的各金屬插塞之間的漏電現(xiàn)象，以提高半導(dǎo)體器件的性能是本領(lǐng)域技術(shù)人員亟需解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件的形成方法，在介質(zhì)層內(nèi)形成金屬插塞后，有效抑制金屬插塞之間出現(xiàn)的漏電現(xiàn)象。
[0008]為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:
[0009]提供半導(dǎo)體襯底；
[0010]在所述半導(dǎo)體襯底上形成介質(zhì)層；
[0011 ] 在所述介質(zhì)層上形成硬掩模層；
[0012]以所述硬掩模層為掩?？涛g所述介質(zhì)層，在所述介質(zhì)層內(nèi)形成凹槽；
[0013]在所述凹槽中形成金屬層，直至所述金屬層填充滿所述凹槽且覆蓋在硬掩模層上；
[0014]去除所述硬掩模層上方的金屬層后，采用化學(xué)機(jī)械研磨工藝去除所述硬掩模層和部分金屬層，使得剩余金屬層的表面與所述介質(zhì)層表面齊平，其中，所述化學(xué)機(jī)械研磨工藝采用的研磨漿料為堿性漿料。
[0015]可選地，所述堿性漿料的PH值為9?11。
[0016]可選地，還包括:采用化學(xué)機(jī)械研磨工藝去除所述硬掩模層和部分金屬層后，在所述金屬層表面形成保護(hù)層。
[0017]可選地，在所述金屬層表面形成保護(hù)層的方法包括:
[0018]采用堿性清洗劑清洗所述金屬層表面；在清洗步驟中，所述堿性清洗劑鈍化所述金屬層表面，在所述金屬層表面形成保護(hù)層。
[0019]可選地，所述金屬層為銅層，所述保護(hù)層為氧化亞銅層。
[0020]可選地，所述堿性清洗劑的PH值為9?11。
[0021]可選地，在化學(xué)機(jī)械研磨之后，在所述金屬層表面形成保護(hù)層之前，還包括:采用酸性清洗劑清洗所述金屬層表面。
[0022]可選地，所述酸性清洗劑的PH值為5?6。
[0023]可選地，所述酸性清洗劑含有檸檬酸鈉。
[0024]可選地，在采用酸性清洗劑清洗所述金屬表面之后，在所述金屬層表面形成所述保護(hù)層之前，還包括:對(duì)所述金屬層進(jìn)行去離子水清洗。
[0025]可選地，所述去離子水清洗的時(shí)間為40?80秒。
[0026]可選地，在形成所述金屬層之前，先在所述凹槽的側(cè)壁和底部形成擴(kuò)散阻擋層。
[0027]可選地，所述擴(kuò)散阻擋層的材料為Ta或TaN。
[0028]可選地，所述硬掩模層的材料為TiN。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0030]在半導(dǎo)體襯底上的介質(zhì)層內(nèi)形成凹槽，并在所述凹槽以及介質(zhì)層上的硬掩模層上形成金屬層后，去除硬掩模層上的金屬層，之后以采用堿性漿料的化學(xué)機(jī)械研磨工藝去除所述硬掩模層，以及部分金屬層，直至所述凹槽內(nèi)的金屬層的表面與介質(zhì)層表面齊平。在上述技術(shù)方案中，相比于酸性研磨漿料，采用堿性的研磨漿料可有效提高硬掩模層的去除效率，且去除所述硬掩模層后，有效降低在介質(zhì)層和金屬層表面的硬掩模殘留顆粒的殘留量，從而避免在半導(dǎo)體器件通電使用過(guò)程中，基于所述硬掩模層顆粒殘留而造成各金屬插塞之間形成電導(dǎo)通，繼而有效抑制各金屬插塞之間的漏電現(xiàn)象。
[0031]進(jìn)一步地，去除所述硬掩模層后，在金屬層表面形成保護(hù)層。上述技術(shù)方案中，在所述金屬層表面形成的保護(hù)層，可有效抑制基于在先前化學(xué)機(jī)械研磨工藝，介質(zhì)層表面受損，而導(dǎo)致的金屬層表層的原子出現(xiàn)擴(kuò)散現(xiàn)象，以及繼而可能造成的諸如半導(dǎo)體器件的擊穿電壓(VBD)降低等缺陷，從而確保最終形成的半導(dǎo)體器件的性能。
[0032]進(jìn)一步地，在所述金屬層表面形成保護(hù)層之前，采用酸性清洗劑清洗所述金屬層表面。上述技術(shù)方案可有效清除研磨金屬層和硬掩模層過(guò)程中形成的研磨顆粒殘留，從而避免基于上述研磨顆粒殘留而造成的半導(dǎo)體性能缺陷。
【附圖說(shuō)明】
[0033]圖1現(xiàn)有的一種半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0034]圖2a和圖2b為現(xiàn)有的采用化學(xué)機(jī)械研磨工藝去除硬掩模層后的，同一片晶圓上的介質(zhì)層表層不同位置的電鏡圖；
[0035]圖3至圖9為本發(fā)明半導(dǎo)體器件的形成方法一實(shí)施例形成的半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0036]圖10是采用本發(fā)明半導(dǎo)體器件的形成方法中，在經(jīng)化學(xué)機(jī)械研磨工藝后在剩余的銅層上形成有保護(hù)層的器件，以及在經(jīng)化學(xué)機(jī)械研磨工藝后未在剩余的銅層上形成有保護(hù)層的器件的電性測(cè)試圖。
【具體實(shí)施方式】
[0037]正如【背景技術(shù)】中所述的，現(xiàn)有的金屬插塞形成工藝形成的各金屬插塞，在使用過(guò)程中，會(huì)出現(xiàn)漏電現(xiàn)象(metal bridge),分析其原因:
[0038]在半導(dǎo)體襯底的介質(zhì)層的凹槽內(nèi)填充滿金屬材料層后，去除介質(zhì)層上多余的金屬層的化學(xué)機(jī)械研磨工藝大多采用酸性的研磨漿料，但酸性的研磨漿料對(duì)于介質(zhì)層上的硬掩模層(如TiN層)的研磨速率較低，在介質(zhì)層上會(huì)殘留硬掩模層顆粒。圖2a和圖2b為去除硬掩模層后的，同一片晶圓上的介質(zhì)層表層不同位置的電鏡圖。其中，曲線框部分為金屬互連線，其余部分為介質(zhì)層。比較圖2a和圖2b，圖2a中介質(zhì)層顏色較深，其表明介質(zhì)層中的TiN殘留顆粒含量較少；而圖2b的介質(zhì)層顏色較淺，其表明介質(zhì)層中的TiN殘留顆粒含量較大。而在圖2a顯示的部分晶圓上形成的金屬插塞之間會(huì)出現(xiàn)漏電現(xiàn)象(metal bridge)概率較少，而在圖2b顯示的部分晶圓上形成的金屬插塞之間會(huì)出現(xiàn)漏電現(xiàn)象(metal bridge)概率較大。
[0039]由此可知，殘留在介質(zhì)層以及金屬層上的硬掩模顆粒是造成金屬插塞之間會(huì)出現(xiàn)漏電現(xiàn)象的原因之一。殘留硬掩模層顆粒同樣具有導(dǎo)電性，因而在向半導(dǎo)體器件通電后，所述殘留硬掩模層顆粒導(dǎo)致局部的金屬插塞間電導(dǎo)通，進(jìn)而出現(xiàn)漏電現(xiàn)象(metal bridge)。尤其是隨著半導(dǎo)體器件集成度不斷增加，各元器件的距離不斷減小，基于所述殘留硬掩模層顆粒而導(dǎo)致的局部的金屬插塞間的漏電現(xiàn)象越發(fā)嚴(yán)重，進(jìn)而影響半導(dǎo)體器件的性能。
[0040]為此，本發(fā)明提供了一種半導(dǎo)體器件的形成方法，可有效提高硬掩模層的去除效率，避免在去除硬掩模層以及部分金屬層后，在介質(zhì)層表面殘留過(guò)多的硬掩模顆粒殘留，從而造成金屬插塞間的漏電現(xiàn)象。
[0041]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)