r>[0041]所述半導(dǎo)體襯底100可以是單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺，也可以是絕緣體上硅(SOI)，還可以包括其它的材料(例如砷化鎵等三五族化合物)。
[0042]所述襯墊氧化層110的材料可以為氧化硅。
[0043]所述第一硬掩膜層120的材料可以為氮化硅、氧化硅和氮氧化硅中的一種或多種。
[0044]所述第一光刻膠圖案130與后續(xù)在半導(dǎo)體襯底100中形成的溝槽相對(duì)應(yīng)。
[0045]接著參考圖3所示，以圖2中的第一光刻膠圖案130為掩模，對(duì)第一硬掩膜層120進(jìn)行刻蝕，形成第一硬掩膜層圖案220 ;去除所述第一光刻膠圖案130，以所述第一硬掩膜層圖案220為掩模，依次刻蝕所述襯墊氧化層110和部分厚度的半導(dǎo)體襯底100，依次去除所述第一硬掩膜層圖案220和剩余的襯墊氧化層210，從而在剩余的半導(dǎo)體襯底200中形成多個(gè)溝槽。
[0046]所述溝槽的深度h決定后續(xù)位于半導(dǎo)體襯底200中的浮柵結(jié)構(gòu)的深度。具體地，所述溝槽的深度h可以為370埃?2200埃，如:370埃、500埃、1000?；?200埃等。
[0047]接著參考圖4所示，在所述半導(dǎo)體襯底200上依次形成浮柵介質(zhì)材料層140和浮柵材料層150，所述浮柵介質(zhì)材料層140同時(shí)位于所述溝槽的側(cè)壁和底部。
[0048]所述浮柵介質(zhì)材料層140用于形成浮柵介質(zhì)層，其材料可以為氮化硅、氧化硅或氮氧化硅等，其厚度可以大于70埃，如70埃?200埃。
[0049]所述浮柵材料層150用于形成浮柵，其材料可以為多晶硅。
[0050]接著參考圖5所示，采用回刻工藝或化學(xué)機(jī)械研磨工藝進(jìn)行平坦化處理，使圖4中浮柵材料層150的上表面與浮柵介質(zhì)材料層140的上表面齊平，并去除位于溝槽之外的浮柵介質(zhì)材料層140，使僅剩余在溝槽側(cè)壁和底部的浮柵介質(zhì)材料層作為浮柵介質(zhì)層240，上表面略高于半導(dǎo)體襯底200上表面的浮柵材料層作為浮柵250，所述浮柵介質(zhì)層240和所述浮柵250共同作為浮柵結(jié)構(gòu)，即大部分浮柵結(jié)構(gòu)位于半導(dǎo)體襯底200中。
[0051]需要說明的是，在本發(fā)明的其它實(shí)施例中，還可以使所述浮柵250的上表面與所述半導(dǎo)體襯底200的上表面齊平，從而使浮柵結(jié)構(gòu)完全位于半導(dǎo)體襯底200中。
[0052]接著參考圖6所示，在所述半導(dǎo)體襯底200和所述浮柵結(jié)構(gòu)上依次形成控制柵介質(zhì)材料層160、控制柵材料層170、第二硬掩膜層180和第二光刻膠圖案190。
[0053]所述控制柵介質(zhì)材料層160用于形成控制柵介質(zhì)層，其可以采用氧化硅-氮化硅-氧化硅的疊層結(jié)構(gòu)，其中每層材料的厚度范圍可以為40埃?60埃。
[0054]所述控制柵材料層170用于形成控制柵，其材料可以為多晶硅，其厚度范圍可以為500埃?1500埃。
[0055]所述第二硬掩膜層180的材料可以為氮化硅、氧化硅和氮氧化硅中的一種或多種。
[0056]所述第二光刻膠圖案190與待形成的控制柵相對(duì)應(yīng)。
[0057]接著，以第二光刻膠圖案190為掩模，刻蝕所述第二硬掩膜層180，形成如圖7所示的第二硬掩膜層圖案280 ;去除圖6中的所述第二光刻膠圖案190，并以第二硬掩膜層圖案280為掩模，依次刻蝕圖6中的控制柵材料層170和控制柵介質(zhì)材料層160，從而剩余的控制柵材料層170形成圖7所示的控制柵270，剩余的控制柵介質(zhì)材料層160形成圖7所示的控制柵介質(zhì)層260，控制柵介質(zhì)層260和控制柵270共同作為控制柵結(jié)構(gòu)；在所述控制柵結(jié)構(gòu)的側(cè)面和第二硬掩膜層圖案280的側(cè)面形成第一側(cè)墻310，如圖7所示。
[0058]所述第一側(cè)墻310的材料既可以是采用低壓化學(xué)氣相沉積方法(LPCVD)形成的氧化硅,也可以是高溫氧化硅(HTO)，還可以是爐管(Furnace )氧化硅。
[0059]本實(shí)施例中所述第一側(cè)墻310的材料為高溫氧化硅。
[0060]相鄰兩個(gè)控制柵結(jié)構(gòu)之間的區(qū)域?yàn)椴脸龞艆^(qū)40，相鄰兩個(gè)控制柵結(jié)構(gòu)與所述擦除柵區(qū)40相對(duì)的一側(cè)為字線區(qū)50。
[0061]在所述控制柵270靠近所述字線區(qū)50的一側(cè)對(duì)齊于所述浮柵250靠近所述字線區(qū)50的一側(cè)時(shí)，所述控制柵270的寬度既可以等于所述浮柵250的寬度(即所述控制柵靠近所述擦除柵區(qū)40的一側(cè)也對(duì)齊于所述浮柵250靠近所述擦除柵區(qū)40的一側(cè))，所述控制柵270的寬度也可以小于所述浮柵250的寬度(即所述控制柵靠近所述擦除柵區(qū)40的一側(cè)未對(duì)齊于所述浮柵250靠近所述擦除柵區(qū)40的一側(cè))。
[0062]需要說明的是，在所述浮柵250的上表面與所述半導(dǎo)體襯底200的上表面齊平的情況下，控制柵270的寬度需要小于浮柵250的寬度，以保證有一定的擦除窗口來進(jìn)行存儲(chǔ)單元的擦除操作。
[0063]接著參考圖8所示，在半導(dǎo)體襯底200上形成第三光刻膠圖案320，從而以第三光刻膠圖案320和第二硬掩膜層圖案280為掩模，對(duì)相鄰浮柵結(jié)構(gòu)之間的半導(dǎo)體襯底200進(jìn)行離子注入，形成源區(qū)580。
[0064]接著參考圖9所示，去除圖8中靠近擦除柵區(qū)一側(cè)的第一側(cè)墻310，然后去除圖8中的第三光刻膠圖案320。
[0065]接著參考圖10所示，在圖9所示的結(jié)構(gòu)上通過沉積工藝形成隧穿介質(zhì)材料層330，且在源區(qū)580上的隧穿介質(zhì)材料層330以及部分第二硬掩膜層圖案280上的隧穿介質(zhì)材料層330上形成第四光刻膠圖案340，從而以第四光刻膠圖案340為掩模，對(duì)半導(dǎo)體襯底100中的字線區(qū)進(jìn)行離子注入，以對(duì)字線區(qū)進(jìn)行閾值電壓調(diào)節(jié)。
[0066]所述隧穿介質(zhì)材料層330的材料既可以是采用低壓化學(xué)氣相沉積方法(LPCVD)形成的氧化硅,也可以是高溫氧化硅(HTO)，還可以是爐管(Furnace )氧化硅。
[0067]本實(shí)施例中所述隧穿介質(zhì)材料層330的材料為高溫氧化硅，所述隧穿介質(zhì)材料層330的厚度為70埃?200埃。
[0068]需要說明的是，由于源區(qū)580中有重?fù)诫s離子，因此該位置的隧穿介質(zhì)材料層330的厚度比較厚。
[0069]接著參考圖11所示，去除圖10中暴露在外的隧穿介質(zhì)材料層330及靠近字線區(qū)一側(cè)的第一側(cè)墻310，然后再去除圖10中的第四光刻膠圖案340。
[0070]接著參考圖12所示，在圖11所示的結(jié)構(gòu)上通過沉積工藝形成字線介質(zhì)材料層350，并在字線介質(zhì)材料層350上形成多晶硅層360。
[0071]所述多晶硅層360用于形成擦除柵和字線。
[0072]接著參考圖13所示，通過回刻工藝或化學(xué)機(jī)械研磨工藝進(jìn)行平坦化處理，以依次去除圖12中第二硬掩膜層圖案280上的多晶硅層360、字線介質(zhì)材料層350和隧穿介質(zhì)材料層330，直至暴露出第二硬掩膜層圖案280。
[0073]本實(shí)施例中進(jìn)行平坦化處理后，所述字線區(qū)上剩余的多晶硅層460后續(xù)用于形成字線，而位于相鄰控制柵270之間的剩余多晶硅層自動(dòng)形成擦除柵560。
[0074]接著參考圖14所示，去除圖13中的第二硬掩膜層圖案280，并形成覆蓋擦除柵560和控制柵270且與待形成字線相對(duì)應(yīng)的第五光刻膠圖案370。
[0075]接著參考圖15所示，以圖14中的第五光刻膠圖案370為掩模，刻蝕剩余的多晶硅層460，從而形成字線660。
[0076]本實(shí)施例中所述擦除柵560的上表面與所述字線660的上表面齊平，且均高于所述控制柵270的上表面。
[0077]需要說明的是，在本發(fā)明的其他實(shí)施例中，當(dāng)省略形成第二硬掩膜層圖案時(shí)，則所述字線660的上表面、所述擦除柵560的上表面與所述控制柵270的上表面均齊平，其不限制本發(fā)明的保護(hù)范圍。
[0078]接著，去除部分擦除柵560及其下方的字線介