溝槽型功率器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體工藝領(lǐng)域，尤其涉及一種溝槽型功率器件的制造方法。
【背景技術(shù)】
[0002]溝槽型垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(Vertical Double-diffused M0SFET，簡稱VDMOS)的器件結(jié)構(gòu)能使電流在器件內(nèi)部垂直流通，從而增加電流密度，改善了額定電流，并使得器件的導(dǎo)通電阻也較小，是一種用途非常廣泛的功率器件。
[0003]針對(duì)此器件，現(xiàn)有的制造方法為，在具備溝槽的半導(dǎo)體襯底的所述溝槽內(nèi)形成柵極結(jié)構(gòu)，向所述半導(dǎo)體襯底進(jìn)行離子注入并進(jìn)行退火，以形成與所述半導(dǎo)體襯底的導(dǎo)電類型不同的體區(qū)，并通過注入雜質(zhì)在所述體區(qū)內(nèi)形成源區(qū)。具體的，目前通常采用采用低能量的離子注入和長時(shí)間的高溫退火來形成所述體區(qū)。但是，通過上述方法形成的體區(qū)摻雜濃度通常不均勻，尤其在器件的溝道區(qū)域摻雜濃度變化很大，而這就導(dǎo)致器件的導(dǎo)通電阻較大，降低了器件性能。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種溝槽型功率器件的制造方法，用于解決現(xiàn)有的制造方案導(dǎo)致器件的導(dǎo)通電阻較大的問題。
[0005]本發(fā)明提供一種溝槽型功率器件的制造方法，包括:
[0006]在具備溝槽的半導(dǎo)體襯底的所述溝槽內(nèi)形成柵極結(jié)構(gòu)，所述半導(dǎo)體襯底的導(dǎo)電類型為第一導(dǎo)電類型；
[0007]向所述半導(dǎo)體襯底依次進(jìn)行第一次離子注入和第二次離子注入，所述第一次離子注入和所述第二次離子注入的雜質(zhì)均為第二導(dǎo)電類型的雜質(zhì)，以形成導(dǎo)電類型為所述第二導(dǎo)電類型的體區(qū)，其中，所述第二次離子注入的能量高于所述第一次離子注入的能量，所述第二次離子注入的劑量低于所述第一次離子注入的劑量；
[0008]向所述體區(qū)注入第一導(dǎo)電類型的雜質(zhì)，并對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，以形成位于所述體區(qū)內(nèi)且導(dǎo)電類型為所述第一導(dǎo)電類型的源區(qū)。
[0009]本發(fā)明提供的溝槽型功率器件的制造方法，通過依次進(jìn)行第一次離子注入和第二次離子注入，且第二次離子注入的能量高于第一次離子注入的能量，第二次離子注入的劑量低于第一次離子注入的劑量的方式形成體區(qū)，所述體區(qū)的摻雜濃度分布均勻，從而有效減小器件的導(dǎo)通電阻，提高器件性能。
【附圖說明】
[0010]圖1為本發(fā)明實(shí)施例一提供的溝槽型功率器件的制造方法的流程示意圖；
[0011]圖2為通過現(xiàn)有的和本發(fā)明實(shí)施例一提供的溝槽型功率器件制造方法形成的溝道區(qū)域的雜質(zhì)分布示意圖；
[0012]圖3為本發(fā)明實(shí)施例二提供的溝槽型功率器件的制造方法的流程示意圖。
【具體實(shí)施方式】
[0013]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。
[0014]圖1為本發(fā)明實(shí)施例一提供的溝槽型功率器件的制造方法的流程示意圖，如圖1所示，所述方法包括:
[0015]101、在具備溝槽的半導(dǎo)體襯底的所述溝槽內(nèi)形成柵極結(jié)構(gòu)，所述半導(dǎo)體襯底的導(dǎo)電類型為第一導(dǎo)電類型。
[0016]其中，所述半導(dǎo)體襯底可以為半導(dǎo)體元素，例如單晶硅、多晶硅或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以為混合的半導(dǎo)體結(jié)構(gòu)，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導(dǎo)體或其組合。本實(shí)施例在此不對(duì)其進(jìn)行限制。在實(shí)際應(yīng)用中，所述半導(dǎo)體襯底具體還可以為在半導(dǎo)體上生長了一層或多層半導(dǎo)體薄膜的外延片。
[0017]具體的，所述導(dǎo)電類型包括N型和P型。例如，若所述第一導(dǎo)電類型為N型，則所述第二導(dǎo)電類型為P型。
[0018]在實(shí)際工藝中，所述具備溝槽的半導(dǎo)體襯底可以通過多種工藝流程實(shí)現(xiàn)，本實(shí)施例中給出的只是其中一種具體的實(shí)施方式。具體舉例來說，為了形成具備溝槽的半導(dǎo)體襯底，在101之前，所述方法還可以包括:
[0019]在半導(dǎo)體襯底的表面形成場(chǎng)氧化層；
[0020]通過刻蝕去除預(yù)設(shè)區(qū)域內(nèi)的所述場(chǎng)氧化層，以露出所述半導(dǎo)體襯底的表面；
[0021]對(duì)露出的半導(dǎo)體襯底進(jìn)行刻蝕，形成所述溝槽；
[0022]去除所述場(chǎng)氧化層。
[0023]通過上述實(shí)施方式，能夠形成具備溝槽的半導(dǎo)體襯底，從而進(jìn)行后續(xù)的器件制造流程。
[0024]另外，在實(shí)際工藝中，所述在具備溝槽的半導(dǎo)體襯底的所述溝槽內(nèi)形成柵極結(jié)構(gòu)也可以通過多種實(shí)際工藝流程實(shí)現(xiàn)，本實(shí)施例中給出的同樣只是其中一種具體的實(shí)施方式。具體舉例來說，所述在具備溝槽的半導(dǎo)體襯底的所述溝槽內(nèi)形成柵極結(jié)構(gòu)，具體可以包括:
[0025]在所述半導(dǎo)體襯底的表面和沿所述溝槽的壁面上，生成柵氧化層；
[0026]形成覆蓋所述柵氧化層的多晶硅層，且所述多晶硅層填充所述溝槽；
[0027]去除預(yù)設(shè)區(qū)域內(nèi)的所述多晶硅層，并保留填充在所述溝槽內(nèi)的所述多晶硅層，以在所述溝槽內(nèi)形成所述柵極結(jié)構(gòu)。
[0028]在上述實(shí)施方式中，在所述去除預(yù)設(shè)區(qū)域內(nèi)的所述多晶硅層，并保留填充在所述溝槽內(nèi)的所述多晶硅層之后，還可以包括:
[0029]去除預(yù)設(shè)區(qū)域內(nèi)的所述柵氧化層，并保留位于所述溝槽的壁面上的所述柵氧化層。
[0030]具體的，為了形成質(zhì)量較好的柵極結(jié)構(gòu)，通常會(huì)在形成所述柵極結(jié)構(gòu)之前，對(duì)溝槽的表面形貌進(jìn)行修復(fù)和改善。在實(shí)際應(yīng)用中，對(duì)溝槽的表面形貌進(jìn)行修復(fù)和改善的方法很多，本實(shí)施例在此只是以其中一種具體的實(shí)施方式進(jìn)行舉例說明。具體舉例來說，為了在形成柵極結(jié)構(gòu)之前，對(duì)溝槽的表面形貌進(jìn)行修復(fù)和改善，在101之前，所述方法還可以包括:
[0031]在具備溝槽的所述半導(dǎo)體襯底的表面和沿所述溝槽的壁面上，形成犧牲氧化層；
[0032]去除所述犧牲氧化層。
[0033]102、向所述半導(dǎo)體襯底依次進(jìn)行第一次離子注入和第二次離子注入，所述第一次離子注入和所述第二次離子注入的雜質(zhì)均為第二導(dǎo)電類型的雜質(zhì)，以形成導(dǎo)電類型為所述第二導(dǎo)電類型的體區(qū)，其中，所述第二次離子注入的能量高于所述第一次離子注入的能量，所述第二次離子注入的劑量低于所述第一次離子注入的劑量。
[0034]具體的，離子注入能量可以根據(jù)實(shí)際工藝需要確定，例如，所述第一次離子注入和所述第二次離子注入的能量可以為30kev?300kev。其中，所述第一次離子注入可以采用低能量、高劑量注入；所述第二次離子注入可以采用高能量、低劑量注入。
[0035]可選的，所述第一次離子注入的雜質(zhì)和所述第二次離子注入的雜質(zhì)可以為所述第二導(dǎo)電類型的任意雜質(zhì)，也就是說，兩次注入的雜質(zhì)可以相同也可以不同。例如，假設(shè)所述第二導(dǎo)電類型為P型，則第一次離子注入的雜質(zhì)和第二次離子注入的雜質(zhì)可以均為P型的硼；或者，第一次離子注入的雜質(zhì)可以為P型的硼，第二次離子注入的雜質(zhì)可以為P型的鋁。
[0036]在實(shí)際工藝中，目前通常采用的形成體區(qū)的方法為，采用低能量的離子注入和長時(shí)間的高溫退火來形成體區(qū)。但是，通過這種方法形成的體區(qū)摻雜濃度通常不均勻，尤其在器件溝道區(qū)域的摻雜濃度變化很大。然而，對(duì)于溝槽型垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VerticalDouble-diffused M0SFET，簡稱VDM0S)而言，器件溝道區(qū)域的雜質(zhì)分布越均勻，則器件溝道區(qū)域的電阻越小。
[0037]相對(duì)于上述方案，在本實(shí)施例中，首先采用第一次離子注入形成摻雜濃度分布尚不均勻的體區(qū)，之后再通過進(jìn)行第二次離子注入對(duì)當(dāng)前體區(qū)中的雜質(zhì)分布進(jìn)行補(bǔ)償，其中，第二次離子注入的能量高于第一次離子注入的能量，第二次離子注入的劑量低于第一次離子注入的劑量，最終形成摻雜濃度分布均勻的體區(qū)，能夠有效提高器件溝道區(qū)域的雜質(zhì)分布均勻性，從而有效降低器件溝道區(qū)域的電阻，進(jìn)而減小器件的導(dǎo)通電阻，提高器件性能。
[0038]圖2為通過現(xiàn)有的和本發(fā)明實(shí)施例一提供的溝槽型功率器件制造方法形成的溝道區(qū)域的雜質(zhì)分布示意圖。具體的，圖2中的實(shí)線表示通過現(xiàn)有的溝槽型功率器件制造方法形成的溝道區(qū)域的雜質(zhì)濃度分布，虛線表示通過本實(shí)施例中的所述溝槽型功率器件制造方法形成的溝道區(qū)域的雜質(zhì)濃度分布。如圖2所示，與現(xiàn)有的制造方法相比，本實(shí)施例提供的器件制造方法，能夠有效提高溝道區(qū)域的雜質(zhì)分布均勻度，進(jìn)而減小器件的導(dǎo)通電阻，提高器件性能。
[0039]可選的，在所述向所述半導(dǎo)體襯底進(jìn)行第一次離子注入之后，且所述向所述半導(dǎo)體襯底進(jìn)行第二次離子注入之前，還可以包括:
[0040]對(duì)所述半導(dǎo)體襯底進(jìn)行高溫退火處理。
[0041]通過本實(shí)施方式，能夠在第一次離子注入之后，修復(fù)因大劑量離子注入造成的晶格損傷。
[0042]再可選的，在所述向所述半導(dǎo)體襯底進(jìn)行第二次離子注入之后，且所述向所述體區(qū)注入第一導(dǎo)電類型的離子之前，不對(duì)所述半導(dǎo)體襯底進(jìn)行高溫退