半導(dǎo)體器件和制造半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及半導(dǎo)體器件和制造半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了快速增長。在增長的過程中，在器件部件尺寸或幾何大小減小的情形下半導(dǎo)體器件的功能密度增加。縮減工藝通常具有增加生產(chǎn)效率、降低成本和/或提高器件性能的益處。然而，這種縮減也增加了 IC制造工藝的復(fù)雜程度。
[0003]由于對減小IC幾何尺寸的需要，引入了非平面場效應(yīng)晶體管(FET)。非平面FET具有半導(dǎo)體鰭和位于半導(dǎo)體鰭的頂部上的柵極。然而，這種半導(dǎo)體器件的器件性能仍然不能滿足先進(jìn)技術(shù)的應(yīng)用。因此，仍然需要改進(jìn)形成具有更高器件性能的半導(dǎo)體器件的結(jié)構(gòu)和方法。

【發(fā)明內(nèi)容】

[0004]為解決現(xiàn)有技術(shù)的相關(guān)技術(shù)問題，本發(fā)明提供一種用于制造半導(dǎo)體器件的方法，所述方法包括:在襯底中形成兩個(gè)隔離結(jié)構(gòu)以在所述襯底中限定位于所述兩個(gè)隔離結(jié)構(gòu)之間的鰭結(jié)構(gòu)；形成橋接所述兩個(gè)隔離結(jié)構(gòu)并位于所述鰭結(jié)構(gòu)上方的偽柵極和間隔件；利用所述偽柵極和所述間隔件作為掩膜來蝕刻所述兩個(gè)隔離結(jié)構(gòu)，以在所述兩個(gè)隔離結(jié)構(gòu)中形成在所述間隔件下面的多個(gè)斜坡；形成覆在所述多個(gè)斜坡上的柵極蝕刻停止層；去除所述偽柵極和所述偽柵極下面的所述兩個(gè)隔離結(jié)構(gòu)，以產(chǎn)生由所述間隔件和所述柵極蝕刻停止層所界定的空腔；以及在所述空腔中形成柵極。
[0005]優(yōu)選地，所述多個(gè)斜坡各自具有與所述偽柵極的邊緣基本對齊的邊緣。
[0006]優(yōu)選地，形成覆在所述多個(gè)斜坡上的柵極蝕刻停止層還包括在所述間隔件上方形成柵極蝕刻停止層。
[0007]優(yōu)選地，形成覆在所述多個(gè)斜坡上的柵極蝕刻停止層還包括形成覆蓋所述鰭結(jié)構(gòu)的柵極蝕刻停止層。
[0008]優(yōu)選地，用于制造半導(dǎo)體器件的方法還包括:在去除所述偽柵極和所述偽柵極下面的所述兩個(gè)隔離結(jié)構(gòu)之前，形成覆蓋所述間隔件和所述柵極蝕刻停止層的絕緣層。
[0009]優(yōu)選地，用于制造半導(dǎo)體器件的方法還包括:在去除所述偽柵極和所述偽柵極下面的所述兩個(gè)隔離結(jié)構(gòu)之前，形成覆蓋所述偽柵極、所述鰭結(jié)構(gòu)和所述絕緣層的接觸蝕刻停止層(CESL)。
[0010]優(yōu)選地，用于制造半導(dǎo)體器件的方法還包括:形成覆蓋所述CESL的層間介電(ILD)層；以及在去除所述偽柵極和所述偽柵極下面的所述兩個(gè)隔離結(jié)構(gòu)之前，拋光所述ILD層和所述CESL以暴露所述偽柵極的上表面。
[0011]優(yōu)選地，形成覆在所述多個(gè)斜坡上的柵極蝕刻停止層通過沉積覆在所述多個(gè)斜坡上的介電材料來進(jìn)行，其中，所述介電材料包括氮化硅、碳氮化硅或它們的組合。
[0012]優(yōu)選地，在所述空腔中形成柵極通過在所述空腔中沉積含金屬材料來進(jìn)行。
[0013]另一方面，本發(fā)明還提供一種半導(dǎo)體器件，包括:
[0014]襯底；
[0015]所述襯底上方的鰭結(jié)構(gòu)；
[0016]所述襯底上方的兩個(gè)隔離結(jié)構(gòu)，所述鰭結(jié)構(gòu)位于所述兩個(gè)隔離結(jié)構(gòu)之間，其中，所述兩個(gè)隔離結(jié)構(gòu)各自具有凹槽部分和鄰近所述凹槽部分的兩側(cè)的兩個(gè)斜坡部分，所述凹槽部分構(gòu)造成暴露所述鰭結(jié)構(gòu)的兩側(cè)的部分；
[0017]橫跨所述鰭結(jié)構(gòu)并位于所述鰭結(jié)構(gòu)和所述兩個(gè)隔離結(jié)構(gòu)的凹槽部分上方的柵極，其中，所述柵極具有上部部分和兩個(gè)下部部分，所述兩個(gè)下部部分位于所述兩個(gè)隔離結(jié)構(gòu)的凹槽部分上方并接觸所述鰭結(jié)構(gòu)的兩側(cè)的部分，所述上部部分位于所述鰭結(jié)構(gòu)上方并橋接所述兩個(gè)下部部分；
[0018]位于所述柵極的上部部分的兩側(cè)上方的兩個(gè)間隔件；以及
[0019]柵極蝕刻停止層，位于所述兩個(gè)間隔件下面、在所述兩個(gè)隔離結(jié)構(gòu)的斜坡部分上方并接觸所述柵極的兩個(gè)下部部分各自的兩側(cè)的部分。
[0020]優(yōu)選地，所述柵極蝕刻停止層從所述兩個(gè)隔離結(jié)構(gòu)的斜坡部分延伸至所述柵極的兩個(gè)下部部分各自的兩側(cè)的部分。
[0021]優(yōu)選地，所述柵極蝕刻停止層進(jìn)一步延伸至所述兩個(gè)間隔件的底面。
[0022]優(yōu)選地，所述柵極的兩個(gè)下部部分各自的最大寬度小于或等于所述柵極的上部部分的寬度與所述兩個(gè)間隔件的底部寬度之和。
[0023]優(yōu)選地，所述兩個(gè)隔離結(jié)構(gòu)的斜坡部分各自的最大高度小于所述鰭結(jié)構(gòu)的高度。
[0024]優(yōu)選地，所述柵極蝕刻停止層具有與所述柵極的上部部分的邊緣基本對齊的邊緣。
[0025]優(yōu)選地，所述柵極蝕刻停止層進(jìn)一步覆蓋所述兩個(gè)間隔件的外表面。
[0026]優(yōu)選地，所述柵極蝕刻停止層進(jìn)一步覆蓋所述鰭結(jié)構(gòu)的兩側(cè)的其他部分。
[0027]優(yōu)選地，半導(dǎo)體器件還包括覆蓋所述柵極蝕刻停止層和所述兩個(gè)間隔件的絕緣層。
[0028]優(yōu)選地，半導(dǎo)體器件還包括覆蓋所述絕緣層和所述鰭結(jié)構(gòu)的CESL。
[0029]優(yōu)選地，所述柵極蝕刻停止層包括氮化硅、碳氮化硅或它們的組合。
【附圖說明】
[0030]當(dāng)參照附圖閱讀下面【具體實(shí)施方式】時(shí)可以更好地理解本發(fā)明，在附圖中:
[0031]圖1是普通半導(dǎo)體器件的立體圖；
[0032]圖2是另一個(gè)普通半導(dǎo)體器件的立體圖；
[0033]圖3是示出根據(jù)本發(fā)明的各種實(shí)施例的制造半導(dǎo)體器件的方法的流程圖；
[0034]圖4A至圖4K是根據(jù)本發(fā)明的各種實(shí)施例的在制造半導(dǎo)體器件的各個(gè)階段的立體圖；
[0035]圖5是圖4K的半導(dǎo)體器件的側(cè)視圖。
【具體實(shí)施方式】
[0036]應(yīng)當(dāng)理解，為了實(shí)現(xiàn)本發(fā)明的不同特征，以下發(fā)明提供了多個(gè)不同實(shí)施例或?qū)嵗?。以下描述了部件和配置的特定?shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例而并不旨在進(jìn)行限制。而且，以下描述中第一部件形成在第二部件上方或之上可以包括第一部件和第二部件直接接觸而形成的實(shí)施例，還可以包括第一部件和第二部件之間可以形成有附加部件以使第一部件和第二部件可以不直接接觸的實(shí)施例。出于簡潔和清晰的目的，各個(gè)特征可以以不同比例任意繪制。
[0037]除非有明確的其他表述，本文使用的單數(shù)形式“一個(gè)” “該”包括復(fù)數(shù)的所指對象。因此，除非有明確的其他表述，提到的例如“一個(gè)元件”包括具有兩個(gè)或多個(gè)這種元件的實(shí)施例。整個(gè)本說明書中引用“一個(gè)實(shí)施例”或“一實(shí)施例”意味著關(guān)于所述實(shí)施例而描述的特定部件、結(jié)構(gòu)或特征包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此在本說明書的各個(gè)位置出現(xiàn)的短語“在一個(gè)實(shí)施中”或“在一實(shí)施例中”不一定指同一個(gè)實(shí)施例。而且，在一個(gè)或多個(gè)實(shí)施例中可以以任何合適的方式組合特定部件、結(jié)構(gòu)或特征。應(yīng)理解，附圖沒有按比例繪制；而這些附圖只是為了圖示。
[0038]圖1是普通半導(dǎo)體器件的立體圖。該半導(dǎo)體器件具有襯底10、鰭結(jié)構(gòu)12、兩個(gè)隔離結(jié)構(gòu)20、兩個(gè)間隔件30以及層間介電(ILD)層40。鰭結(jié)構(gòu)12位于襯底10上方以及兩個(gè)隔離結(jié)構(gòu)20之間。柵極(未示出)設(shè)置在由兩個(gè)間隔件30、鰭結(jié)構(gòu)12以及隔離結(jié)構(gòu)20所界定的空腔(未標(biāo)出)中；即，柵極設(shè)置在兩個(gè)間隔件30之間以及鰭結(jié)構(gòu)12和隔離結(jié)構(gòu)20上方。柵極與鰭結(jié)構(gòu)12的部分12a的上表面接觸。鰭結(jié)構(gòu)12的所述部分12a可以作為溝道區(qū)域。鰭結(jié)構(gòu)12的位于ILD層40下面的另外的部分可以作為源極/漏極區(qū)域。然而，由于柵極與鰭結(jié)構(gòu)12之間的接觸面積較小，這種半導(dǎo)體器件的器件性能不能滿足先進(jìn)的技術(shù)的應(yīng)用。
[0039]為了獲得更良好的器件性能，如圖2所示，提供了另一半導(dǎo)體器件。圖1的每個(gè)隔離結(jié)構(gòu)20均被蝕刻以形成空腔20a，然后可以在空腔20a中以及間隔件30之間形成柵極(未示出)。由于在形成柵極之前鰭結(jié)構(gòu)12暴露了更大表面，因此柵極與鰭結(jié)構(gòu)12之間的接觸面積相較于圖1得到了增加。因此，可以增強(qiáng)半導(dǎo)體器件的器件性能以及柵極的溝道電導(dǎo)率控制能力。然而，當(dāng)蝕刻隔離結(jié)構(gòu)20時(shí)會產(chǎn)生橫向蝕刻，因此隨后形成的柵極將具有寬底部，這會導(dǎo)致柵極與源極/漏極區(qū)域(即，鰭結(jié)構(gòu)12的位于ILD層40下面的部分)之間的疊加電容(Cov)增加以及柵極泄漏電流(Igi)的增加。具體地，柵極的寬底部會與源極/漏極區(qū)域接觸，從而導(dǎo)致高疊加電容。柵極的寬底部導(dǎo)致相鄰的柵極之間的距離縮短，使得柵極泄漏電流增加。鑒于以上問題，提供了柵極蝕刻停止層以防止蝕刻隔離結(jié)構(gòu)20時(shí)產(chǎn)生橫向蝕刻，并因此防止了柵極與源極/漏極區(qū)域之間的疊加電容的增加以及防止柵極泄漏電流增加。下面將詳細(xì)描述本發(fā)明的實(shí)施例。
[0040]本發(fā)明的一個(gè)方面提供了制造半導(dǎo)體器件的方法。圖3是示出根據(jù)本發(fā)明的各種實(shí)施例的制造半導(dǎo)體器件的方法的流程圖。圖3中的方法的步驟在圖4A至4K中的根據(jù)本發(fā)明的各種實(shí)施例的制造半導(dǎo)體器件的各個(gè)階段的立體圖中有解釋。應(yīng)當(dāng)理解，圖4A至4K僅僅是示例性的并且不旨在限定。
[0041]參照圖4A，提供了襯底110。襯底110可以包括具有晶體結(jié)構(gòu)、多晶體結(jié)構(gòu)和/或非晶體結(jié)構(gòu)的硅或鍺的基本半導(dǎo)體；具有碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化鋼的復(fù)合半導(dǎo)體；具有 SiGe、