-Ga 203基單晶的這種孿 晶化屬性。在第一實施方式中，由于0_Ga2O 3基單晶36是在籽晶35的水平方向上的位置 在寬度方向W上偏離模具112的寬度方向W上的中心的狀態(tài)下生長的，所以與在籽晶35的 水平方向上的位置處于模具112的寬度方向W的中心的狀態(tài)下生長0 -Ga203基單晶36的 情況相比，在0_Ga2O3基單晶36中遠離籽晶35的區(qū)域較大。在這種區(qū)域不太可能形成孿 晶面，因此可以切割出寬的籽晶31。
[0075] 為了使用籽晶35生長0 _Ga203基單晶36并且為了將0 -Ga 203基單晶36切割為 籽晶，可以使用JP-B-2013-102599號中公開的技術。
[0076] 接下來，描述將所生長的0 _Ga203基單晶32切割為0 _Ga203基單晶基板1的示例 性方法。
[0077] 首先，生長出具有例如18mm厚度的0_Ga2O3基單晶32,然后將其退火，緩解單晶 生長期間的熱應力，并且改善電特性。例如在諸如氮氣的惰性氣氛下并且在1400至1600°C 的溫度保持6至10小時進行退火。
[0078] 接下來，通過利用金剛石刀片切割將籽晶31和0 _Ga203基單晶32分開。首先，在 中間利用熱恪賭將0-Ga 2O3基單晶32固定于碳臺。將固定于碳臺的|3-Ga 203基單晶32置 于切割機上，并且將其切割來分開。刀片的粒度優(yōu)選為大約#200至#600 (由JIS B 4131 定義），并且切割速率優(yōu)選為每分鐘大約6至10_。切割之后，通過加熱使-Ga203基單晶 32脫離碳臺。
[0079] 接下來，利用超聲加工裝置或者電火花線切割機將f3_Ga203基單晶32的邊緣成形 為圓形?？梢栽趫A形的0_Ga2O3基單晶32的邊緣形成取向平面。
[0080] 接下來，利用多線鋸將圓形的e -Ga203基單晶32切成大約1mm厚的片，從而獲得 0-Ga2O 3基單晶基板1。在該過程中，可以以期望的偏置角切片。優(yōu)選使用固結磨料線鋸。 切片速率優(yōu)選為每分鐘大約0. 125至0. 3mm。
[0081] 接下來，將0 _Ga203基單晶基板1退火，以減小加工應力并且改善電特性以及滲透 性。在溫度升高期間在氧氣氛下并且在溫度升高之后保持溫度時在諸如氮氣氛的惰性氣氛 下進行退火。在此保持的溫度優(yōu)選為1400至1600°C。
[0082] 接下來，以期望的角度將0 _Ga203基單晶基板1的邊緣去角（倒角處理）。
[0083] 接下來，利用金剛石磨料研磨輪將0 _Ga203基單晶基板1研磨到期望的厚度。該 研磨輪的粒度優(yōu)選為大約#800至#1000 (由JIS B4131定義）。
[0084] 接下來，使用轉臺和金剛石漿將該f3-Ga203基單晶基板拋光到期望的厚度。優(yōu)選 使用由金屬基或玻璃基材料形成的轉臺。金剛石漿的顆粒尺寸優(yōu)選為大約〇. 5 y m。
[0085] 接下來，使用拋光布和CMP(化學機械拋光）漿拋光0 _Ga203基單晶基板1，直到 獲得原子級的平坦度。由尼龍、絲纖維或尿烷等形成的拋光布是優(yōu)選的。優(yōu)選使用硅膠漿。 CMP處理后的-Ga203基單晶基板1的主面具有大約Ra= 0. 05至0. lnm的平均粗糙度。
[0086](半導體多層結構的評價）
[0087] 第一實施方式中的半導體多層結構40的特征之一是0 _Ga203基單晶基板1的主 面4的位錯密度低。下面是0 _Ga203基單晶基板1的主面4的位錯密度對通過外延晶體生 長形成在主面4上的氮化物半導體層42的表面狀態(tài)的影響的評價結果。
[0088] 圖5A、圖5B、圖6A和圖6B是示出在包含相對多的位錯的0 _Ga203單晶基板的表 面狀態(tài)和在其主面上外延生長的GaN層的表面狀態(tài)的光學顯微鏡觀察圖像。圖5A中所示 的0-Ga 2O3單晶基板的位錯密度和圖6A中所示的0-Ga2O3單晶基板的位錯密度分別為大 約 1. 3X 103/cm2和大約 1. 7X 10 3/cm2。
[0089] 并且圖7A和圖7B是示出在包含相對少的位錯的0 _Ga203單晶基板的表面狀態(tài)和 在其主面上外延生長的GaN層的表面狀態(tài)的光學顯微鏡觀察圖像。圖7A中所示的f3-Ga20 3 單晶基板的位錯密度不超過lX102/cm2。
[0090] 0 -Ga203單晶基板被用作0 -Ga 203基單晶基板1的例子，GaN層被用作氮化物半 導體層42的例子。
[0091] 圖5A、圖6A和圖7A示出各0_Ga2O 3單晶基板的表面狀態(tài)，圖中的箭頭指向 0-Ga2O3單晶基板的表面上的主要坑狀缺陷的位置。并且圖5B、圖6B和圖7B示出各GaN 層的表面狀態(tài)，圖中的箭頭指向GaN層的表面上主要丘狀缺陷的位置。
[0092] 圖5A、圖5B、圖6A和圖6B示出在GaN層的表面上與0-Ga 2O3單晶基板的表面上的 坑狀缺陷相對應的位置形成丘狀缺陷。并且圖7A和圖7B示出在GaN層的表面上與-Ga 203 單晶基板的表面的無坑狀缺陷區(qū)域相對應的區(qū)域中未形成丘狀缺陷。
[0093] 圖8是示出在0 _Ga203單晶基板的表面上的坑狀缺陷密度與GaN層的表面上的丘 狀缺陷密度之間關系的圖。在圖8中，橫軸表示在0-Ga 2O3單晶基板的表面的中心測得的 坑狀缺陷密度（/cm2)，縱軸表示在GaN層的表面的中心測得的丘狀缺陷密度（/cm 2)。
[0094] 圖8示出GaN層的表面的丘狀缺陷密度基本等于0 _Ga203單晶基板的表面的坑狀 缺陷密度。
[0095] 圖8還示出獲得適合于制造發(fā)光元件或者諸如晶體管的半導體元件的丘狀缺陷 密度不超過1 X 103/cm2的氮化物半導體層42。這是因為在第一實施方式中通過上述制造 方法獲得的0_Ga 2O3基單晶基板1具有低位錯密度。圖8中所示的0-Ga2O3單晶基板的表 面的最小坑狀缺陷密度是92. 6 (/cm2)。
[0096] 接下來，使用TEM (透射電子顯微鏡）觀察具有GaN層的0 _Ga203單晶基板的剖 面，以評價0 _Ga203單晶基板的表面的坑狀缺陷和GaN層中的位錯。
[0097] 圖9A和圖9B是示出GaN層的表面上進行TEM觀察的位置的光學顯微鏡觀察圖像。 圖9B是圖9A中的虛線所表示的部分的放大圖。
[0098] 圖9A和圖9B中所示的圓形凸部是GaN層的表面的丘狀缺陷。包括該丘狀缺陷的 中心的區(qū)域（圖9B中被矩形包圍的區(qū)域）被切下，并且用TEM觀察其剖面。
[0099] 圖10是示出圖9A和圖9B中所示的區(qū)域中的具有GaN層的0 _Ga203單晶基板的 剖面的TEM觀察圖像。
[0100] 圖10中的箭頭指向e-Ga203單晶基板的表面上凹部（坑狀缺陷）的位置。
[0101] 圖10示出在該丘狀缺陷的中心正下方的0 _Ga203單晶基板的表面存在坑狀缺陷， 并且密集的位錯在該坑狀缺陷正上方的GaN層中延伸。位錯形成在0-Ga 2O3單晶基板與 GaN層之間的界面處，并且在GaN層生長時向上延伸。該GaN層中的所有黑色部分都是位 錯部分。并且如圖10中所示，在坑狀缺陷正上方的區(qū)域中比在其周圍的區(qū)域中形成更多位 錯。因此，在坑狀缺陷正上方的區(qū)域中的GaN層的晶體質量特別差。
[0102] 第二實施方式
[0103](半導體元件的構成）
[0104] 第二實施方式是包括第一實施方式中的半導體多層結構40的半導體元件的實施 方式。下面描述LED元件作為這種半導體元件的例子。
[0105]圖11是示出第二實施方式中的LED元件50的垂直剖面圖。LED元件50具有 0 -Ga203基單晶基板51、-Ga 203基單晶基板51上的緩沖層52、緩沖層52上的n型覆層 53、n型覆層53上的發(fā)光層54、發(fā)光層54上的p型覆層55、p型覆層55上的接觸層56、接 觸層56上的p側電極57以及-Ga203基單晶基板51的與緩沖層52相反的一側的面上的 n側電極58。
[0106] 然后，用絕緣膜59覆蓋由緩沖層52、n型覆層53、發(fā)光層54、p型覆層55和接觸 層56組成的疊層的側表面。
[0107] 在此，0 _Ga203基單晶基板51、緩沖層52和n型覆層53是通過分別地分割或圖案 化構成第一實施方式中的半導體多層結構40的0 -Ga203基單晶基板1、緩沖層41和氮化 物半導體層42形成的。-Ga203基單晶基板51、緩沖層52和n型覆層53的厚度例如分別 為 400 y m、5nm 和 5 y m〇
[01