半導體器件的制作方法
【專利說明】半導體器件
[0001]相關申請的交叉引用
[0002]本申請基于2014年3月6日提交的臨時申請N0.61/949，060并且要求其優(yōu)先權，該臨時申請的全部內容通過引用的方式結合在本申請中。
技術領域
[0003]此處描述的實施例總體上涉及半導體器件。
【背景技術】
[0004]在半導體器件中，當在處于關斷狀態(tài)的晶體管中發(fā)生柵極感應漏極泄漏(GIDL)電流時，半導體器件的電流消耗有可能增加。因此，期望抑制晶體管中的GIDL電流。
【發(fā)明內容】
[0005]本發(fā)明的實施例實現(xiàn)了能夠抑制GIDL電流的半導體器件。
[0006]總體上，根據(jù)一個實施例，提供了一種包括第一線和第一晶體管的半導體器件。所述第一線被構造成沿著半導體襯底的表面在第一方向上延伸。所述第一晶體管被構造成置于所述第一線上方。所述第一晶體管包括第一半導體區(qū)域、第二半導體區(qū)域、第三半導體區(qū)域、第一柵極絕緣膜和第一柵極電極。所述第一半導體區(qū)域設于第一半導體層中，所述第一半導體層從所述第一線在與所述半導體襯底的所述表面基本垂直的第二方向上延伸。所述第二半導體區(qū)域在所述第一半導體層中設于所述第一半導體區(qū)域上方。所述第三半導體區(qū)域在所述第一半導體層中設于所述第二半導體區(qū)域上方。所述第一柵極絕緣膜覆蓋所述第一半導體層的第一側面。所述第一柵極電極隔著所述第一柵極絕緣膜覆蓋所述第一半導體層的所述第一側面。所述第一晶體管在所述第二方向上具有相對于所述第二半導體區(qū)域的中心面的不對稱結構。
【附圖說明】
[0007]圖1A-1F是示出了根據(jù)第一實施例的半導體器件的橫截面結構和透視結構的圖示；
[0008]圖2A-9C是示出制造根據(jù)第一實施例的半導體器件的方法的圖示；
[0009]圖10A-10E是示出根據(jù)第一實施例的修改例的半導體器件的橫截面結構的圖示；
[0010]圖11A-12C是示出制造根據(jù)第一實施例的修改例的半導體器件的方法的圖示；
[0011]圖13A-13E是示出根據(jù)第二實施例的半導體器件的橫截面結構的圖示；
[0012]圖14A-14C是示出制造根據(jù)第二實施例的半導體器件的方法的圖示；
[0013]圖15A-15E是示出根據(jù)第二實施例的修改例的半導體器件的橫截面結構的圖示；
[0014]圖16A-16D是示出根據(jù)第三實施例的半導體器件的橫截面結構的圖示；
[0015]圖17A-17C是示出制造根據(jù)第三實施例的半導體器件的方法的圖示；
[0016]圖18A-18D是示出根據(jù)第三實施例的修改例的半導體器件的橫截面結構的圖示；
[0017]圖19A-19C是示出制造根據(jù)第三實施例的修改例的半導體器件的方法的圖示；
[0018]圖20A-20D是示出了根據(jù)基本形式的半導體器件的橫截面結構和俯視結構的圖示；
[0019]圖21是示出了根據(jù)比較例的半導體器件的電路結構的圖示；
[0020]圖22A是示出了在如下情況下的GIDL電流發(fā)生部分的圖示:通過使位線的電壓高于字線的電壓將存儲器基元從低阻狀態(tài)復位到高阻狀態(tài)；并且
[0021]圖22B是示出了在如下情況下的GIDL電流發(fā)生部分的圖示:通過使字線的電壓高于位線的電壓將存儲器基元從低阻狀態(tài)復位到高阻狀態(tài)。
【具體實施方式】
[0022]下面將參考附圖詳細解釋半導體器件的示例性實施例。本發(fā)明不限于如下實施例。
[0023](第一實施例)
[0024]在給出關于第一實施例的半導體器件100的描述之前，將使用圖20A-20D描述根據(jù)比較例的半導體器件I的結構。圖20A是示出了半導體器件I的橫截面結構的圖示。圖20B是示出沿著圖20A的線B20-B20’截取的橫截面結構的圖示。圖20C是示出沿著圖20A的線C20-C20’截取的橫截面結構的圖示。圖20C是示出沿著圖20A的線D20-D20’截取的俯視結構的圖示。此外，為了方便起見，在圖20A-20C中將不示出存儲器基元層疊部分MSS中的層間絕緣膜。
[0025]半導體器件I例如是具有三維層疊結構的非易失性半導體存儲器器件。半導體器件I包括半導體襯底SB、多條導線(多條第一導線)L1-1到L1-3、多條導線(多條第二導線)L2-1到L2-16、多個存儲器基元MC-1到MC-72、以及多個薄膜晶體管TFT-1到TFT-18。半導體器件I例如是電阻變化型非易失性半導體存儲器器件。存儲器基元MC-1到MC-72中的每一個例如都包括電阻變化元件。
[0026]半導體襯底SB例如由諸如硅的半導體形成。在下文中，將在與半導體襯底SB的表面SBa基本平行的平面上彼此交叉的兩個方向定義為X方向和Y方向，并且將與半導體襯底SB的表面SBa基本垂直的方向定義為Z方向。此外，將遠離半導體襯底SB的表面SBa向上的方向定義為+Z方向，并且將從上方向著半導體襯底SB的表面SBa靠近的方向定義為-Z方向。
[0027]多條導線Ll-1到L1-3布置在半導體襯底Sb上，并且沿著半導體襯底SB的表面SBa延伸。導線Ll-1到L1-3中每一條都沿著X方向(第一方向)延伸，并且在Y方向上彼此相鄰地排列(例如，基本上彼此平行)。在半導體器件I是非易失性半導體存儲器器件的情況下，導線Ll-1到L1-3中的每一條都用作全局位線GBL(見圖21)。
[0028]多個薄膜晶體管TFT-1到TFT-18中的每一個都布置在導線L1-1到L1-3中對應的一條上。薄膜晶體管TFT-1到TFT-18中的每一個都是垂直型薄膜晶體管TFT。
[0029]具體地，每個薄膜晶體管TFT都包括半導體區(qū)域10、半導體區(qū)域20、半導體區(qū)域30、柵極絕緣膜40和柵極電極50。
[0030]半導體區(qū)域10設于半導體柱SP的第一半導體層SLl中。半導體柱SP包括第一半導體層SLl和布置在第一半導體層SLl的上面上的第二半導體層SL2。半導體區(qū)域10可以恰好設于第一半導體層SLl中的導線LI上。半導體區(qū)域10包含第二導電類型(N型)的雜質。第二導電類型是與第一導電類型相反的導電類型。N型雜質例如是磷或砷。半導體區(qū)域10用作薄膜晶體管TFT的漏極或源極。
[0031]半導體區(qū)域20可以設于第一半導體層SLl中的半導體區(qū)域10上。半導體區(qū)域20不包含雜質，或者包含第一導電類型(例如，P型)雜質，所述第一導電類型雜質的濃度低于半導體區(qū)域10中第二導電類型雜質的濃度。半導體區(qū)域20用作薄膜晶體管TFT中的溝道。
[0032]半導體區(qū)域30設于第一半導體層SLl中的半導體區(qū)域20上。半導體區(qū)域30包含第二導電類型(例如，N型)的雜質?；蛘?，在半導體區(qū)域20包含第二導電類型雜質的情況下，半導體區(qū)域30包含第一導電類型雜質，所述第一導電類型雜質的濃度高于半導體區(qū)域20中的第二導電類型雜質的濃度。應當注意，在前一種情況下，半導體區(qū)域30中第二導電類型雜質的濃度可以基本上等于半導體區(qū)域10中第二導電類型雜質的濃度。半導體區(qū)域30用作薄膜晶體管TFT的源極或漏極。
[0033]柵極絕緣膜40覆蓋第一半導體層SLl的側面。柵極絕緣膜40可以主要覆蓋與半導體區(qū)域20對應的第一半導體層SLl的側面中的區(qū)域。柵極絕緣膜40還可以覆蓋與半導體區(qū)域10和30對應的第一半導體層SLl的側面中的區(qū)域。
[0034]柵極電極50隔著柵極絕緣膜40覆蓋第一半導體層SLl的側面。柵極電極50可以隔著柵極絕緣膜40主要覆蓋與半導體區(qū)域20對應的第一半導體層SLl的側面中的區(qū)域。如圖20C中所示，柵極電極50包含于在Y方向上延伸的部件PL中，部件PL與在Z方向上的第一半導體層SLl交叉。換而言之，在Y方向上相鄰的薄膜晶體管TFT的柵極電極50通過部件PL共同彼此連接。
[0035]圖20A的線D20-D20’也代表在Z方向上的半導體區(qū)域20的中心面CF。此處，中心面CF是在Z方向上從半導體區(qū)域30的上面到半導體區(qū)域30的下面的范圍內的中心位置處的面。此外，中心面CF也可以稱為在Z方向上從第二半導體層SL2的下面到導線LI的上面的范圍內的中心位置處的面。如圖20A中所示，每個薄膜晶體管TFT都具有關于中心面CF基本對稱的結構。
[0036]注意，在半導體器件I是非易失性半導體存儲器器件的情況下，各個半導體柱SP-1到SP-9的第二半導體層SL2-1到SL2-9都用作局部位線LBL(見圖21)。與電阻變化膜Re對應的第二半導體層SL2-1到SL2-9中的每一個中的半導體區(qū)域60可以包含第一導電類型(例如P型)雜質。P型雜質例如是硼或鋁。或者，第二半導體層SL2可以由諸如鎢的金屬形成。
[0037]此處，電阻變化膜Re可以由HfO制成?；蛘?，可以將多晶或非晶S1、S1、S1N、SiN、Ge、SiGe、GaAs、InP、GaP、GaInAsP、GaN、SiC、Hf S1、AlO 等用于電阻變化膜 Re。或者，由上述材料制成的層疊膜可以用作電阻變化部件?；蛘?，電極可以形成為電阻變化膜Re插入其間。作為電極，例如，可以布置由 Ag、Au、T1、N1、Co、Al、Fe、Cr、Cu、W、Hf、Ta、Pt、Ru、Zr、Ir、其氮化物或碳化物等制成的電極?；蛘?，可以使用通過將上述材料添加到多晶硅中而獲得的材料作為電極?；蛘?，可以將TaSiN停止層插在與電阻變化材料的電極相對的一側上。
[0038]多條導線L2-1到L2-16置于半導體襯底SB上方，并且沿著半導體襯底SB的表面SBa延伸從而當從Z方向上看時與導線Ll-1到L1-3交叉。各條導線L2-1到L2-16在Y方向(第二方向)上延伸，并且在X方向上彼此相鄰地排列(例如，基本上彼此平行)。在半導體器件I是非易失性半導體存儲器器件的情況下，導線L2-1到L2-16中的每一條都用作字線WL(見圖21)。
[0039]多條導線L2-1到L2-4布置成在Z方向上彼此分開。此外，多條導線L2_l到L2_4布置在薄膜晶體管TFT-1到TFT-3上方。多條導線L2-1到L2-4隔著薄膜晶體管TFT-1到TFT-3上的電阻變化膜Re分別與半導體柱SP-1到SP-3交叉。半導體柱SP-1到SP-3從對應的導線Ll-1到L1-3在+Z方向上延伸。
[0040]多條導線L2-5到L2-8布置在薄膜晶體管TFT-4到TFT-6之上從而在Z方向上彼此分開。多條導線L2-5到L2-8隔著薄膜晶體管TFT-4到TFT-6之上的電阻變化膜Re分別與半導體柱SP-1到SP-3交叉。
[0041]換而言之，多條導線L2-1到L2-4與多條導線L2_5到L2_8在相對側(兩側都在X方向上)隔著電阻變化膜Re與半導體柱SP-1到SP-3交叉。
[0042]類似地，多條導線L2-5到L2-8和多條導線L2_9到L2-12在相對側(兩側都在X方向上)隔著電阻變化膜Re與半導體柱SP-4到SP-6交叉。半導體柱SP-4到SP-6分別從對應的導線Ll-1到L1-3在+Z方向上延伸。半導體柱SP-1到SP-3以及半導體柱SP-4到SP-6布置在相對側，導線L2-5到L2-8置于其間。
[0043]多條導線L2-9到L2-12和多條導線L2-13到L2-16在相對側(兩側都在X方向上)隔著電阻變化膜Re與半導