一種低溫多晶硅晶體管陣列基板及其制備方法、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示技術(shù)領(lǐng)域，具體涉及一種低溫多晶硅晶體管陣列基板及其制備方法、顯示裝置。
【背景技術(shù)】
[0002]如圖1、2所示，現(xiàn)有技術(shù)中的低溫多晶硅晶體管陣列基板，包括襯底1和在所述襯底1上設(shè)置的多晶硅半導(dǎo)體有源區(qū)2，以及與所述多晶硅半導(dǎo)體有源區(qū)2絕緣設(shè)置的柵極4，其中，柵極4與多晶硅半導(dǎo)體有源區(qū)2之間設(shè)有柵極絕緣層3，在通過構(gòu)圖工藝分別形成柵極絕緣層3圖形和柵極4的圖形時會對柵極絕緣層3進行兩次刻蝕，使得柵極絕緣層3的致密度降低，與多晶硅半導(dǎo)體有源區(qū)2接觸的界面產(chǎn)生界面缺陷。
[0003]如圖1所示，含有N型金屬-氧化物-半導(dǎo)體晶體管(Nmos)的低溫多晶硅晶體管陣列基板還包括位于多晶硅半導(dǎo)體有源區(qū)2兩側(cè)的依次設(shè)置源漏擴展區(qū)5和源漏摻雜區(qū)6，其中，先以柵極4的掩膜板進行遮擋以中低量注入磷或砷等離子形成的源漏擴展區(qū)5(包括形成的低能量淺結(jié))，然后再用掩膜板遮擋，以大劑量的源漏注入形成源漏摻雜區(qū)6。
[0004]上述的源漏擴展區(qū)5在高離子濃度的源漏摻雜區(qū)6和低離子濃度的多晶硅半導(dǎo)體有源區(qū)2的溝道區(qū)間形成漸變的橫向離子濃度梯度。源漏擴展區(qū)5的橫向離子濃度梯度減小了結(jié)和溝道區(qū)間的電場，把結(jié)中的最大電場位置與溝道中的最大電流路徑分離，以防止產(chǎn)生熱載流子。
[0005]但是，即使設(shè)置有源漏擴展區(qū)5，該源漏擴展區(qū)5與多晶硅半導(dǎo)體有源區(qū)2的漏電流依然比較大，尤其是接觸多晶硅半導(dǎo)體有源區(qū)2的部分。
[0006]如圖2所示，含有P型金屬_氧化物_半導(dǎo)體晶體管(Pmos)的低溫多晶硅晶體管陣列基板還包括位于多晶硅半導(dǎo)體有源區(qū)2兩側(cè)的設(shè)置源漏摻雜區(qū)6，其中，源漏摻雜區(qū)6為大劑量的源漏注入形成的。此時，源漏摻雜區(qū)6與多晶硅半導(dǎo)體有源區(qū)2之間沒有降低的橫向濃度梯度，因此濃度梯度比較大，更容易產(chǎn)生熱載流子。
【發(fā)明內(nèi)容】
[0007]本發(fā)明的目的是解決現(xiàn)有技術(shù)的低溫多晶硅晶體管陣列基板的多晶硅半導(dǎo)體有源區(qū)的溝道區(qū)與源漏擴展區(qū)或源漏摻雜區(qū)之間存在摻雜離子濃度梯度比較大，容易產(chǎn)生熱載流子，產(chǎn)生漏電流的問題，提供一種能夠防止產(chǎn)生熱載流子的低溫多晶硅晶體管陣列基板及其制備方法、顯示裝置。
[0008]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種低溫多晶硅晶體管陣列基板，包括:
[0009]襯底和在所述襯底上設(shè)置的多晶硅半導(dǎo)體有源區(qū)，以及與所述多晶硅半導(dǎo)體有源區(qū)絕緣設(shè)置的柵極，所述柵極兩側(cè)設(shè)有電介質(zhì)間隔區(qū)，所述電介質(zhì)間隔區(qū)將所述柵極的側(cè)面包圍并覆蓋所述多晶硅半導(dǎo)體有源區(qū)的端部；
[0010]所述多晶硅半導(dǎo)體有源區(qū)與所述電介質(zhì)間隔區(qū)相對應(yīng)的位置包括緩沖區(qū)。
[0011]優(yōu)選的，所述柵極和多晶硅半導(dǎo)體有源區(qū)之間設(shè)有柵極絕緣層；所述柵極絕緣層具有與所述柵極相同的圖形。
[0012]優(yōu)選的，所述電介質(zhì)間隔區(qū)從靠近所述柵極的一側(cè)到遠離所述柵極的一側(cè)的最大長度為0.1-lum。
[0013]優(yōu)選的，所述電介質(zhì)間隔區(qū)至少包括一層電介質(zhì)材料。
[0014]優(yōu)選的，所述電介質(zhì)材料選自二氧化硅或氮化硅。
[0015]本發(fā)明的另一個目的還包括提供一種上述低溫多晶硅晶體管陣列基板的制備方法，包括:
[0016]在襯底上形成多晶娃半導(dǎo)體有源層；
[0017]在所述多晶硅半導(dǎo)體有源層上形成柵極絕緣層；
[0018]在所述柵極絕緣層上形成柵極層；
[0019]通過構(gòu)圖工藝形成柵極絕緣層和柵極的圖形；
[0020]在形成柵極圖形的襯底上形成電介質(zhì)層，通過構(gòu)圖工藝形成電介質(zhì)間隔區(qū)，所述電介質(zhì)間隔區(qū)將所述柵極的側(cè)面包圍并覆蓋所述多晶硅半導(dǎo)體有源區(qū)的端部。
[0021]優(yōu)選的，所述電介質(zhì)間隔區(qū)從靠近所述柵極的一側(cè)到遠離所述柵極的一側(cè)的最大長度為0.1-lum。
[0022]優(yōu)選的，所述電介質(zhì)間隔區(qū)至少包括一層電介質(zhì)材料。
[0023]優(yōu)選的，所述電介質(zhì)材料選自二氧化硅或氮化硅。
[0024]優(yōu)選的，在形成電介質(zhì)間隔區(qū)之后，還包括通過摻雜形成位于所述多晶硅半導(dǎo)體有源區(qū)兩側(cè)的緩沖區(qū)的步驟。
[0025]本發(fā)明的另一個目的還包括提供一種顯示裝置，包括上述的低溫多晶硅晶體管陣列基板。
[0026]本發(fā)明的低溫多晶硅晶體管陣列基板及其制備方法、顯示裝置由于在柵極兩側(cè)設(shè)有電介質(zhì)間隔區(qū)，并在多晶硅半導(dǎo)體有源區(qū)上的對應(yīng)區(qū)域形成了緩沖區(qū)，上述緩沖區(qū)能有效防止由于熱載流子效應(yīng)引起的漏電流；同時，柵極絕緣層和柵極通過一次構(gòu)圖工藝形成能夠改善柵極絕緣層的界面缺陷；電介質(zhì)間隔區(qū)還能保護柵極絕緣層和柵極的側(cè)壁免受后續(xù)的功能層制備工藝損害。
【附圖說明】
[0027]圖1為現(xiàn)有技術(shù)中低溫多晶硅晶體管陣列基板(Nmos)部分結(jié)構(gòu)示意圖。
[0028]圖2為現(xiàn)有技術(shù)中低溫多晶硅晶體管陣列基板(Pmos)部分結(jié)構(gòu)示意圖。
[0029]圖3為本發(fā)明實施例1中低溫多晶硅晶體管陣列基板(Nmos)部分結(jié)構(gòu)示意圖。
[0030]圖4為本發(fā)明實施例1中低溫多晶硅晶體管陣列基板(Pmos)部分結(jié)構(gòu)示意圖。
[0031]圖5為本發(fā)明實施例2中形成多晶硅半導(dǎo)體有源區(qū)后低溫多晶硅晶體管陣列基板的結(jié)構(gòu)示意圖。
[0032]圖6為本發(fā)明實施例2中沉積柵極絕緣層后低溫多晶硅晶體管陣列基板的結(jié)構(gòu)示意圖。
[0033]圖7為本發(fā)明實施例2中形成柵極絕緣層和柵極的圖形后低溫多晶硅晶體管陣列基板的結(jié)構(gòu)示意圖。
[0034]圖8為本發(fā)明實施例2中形成電介質(zhì)間隔區(qū)后低溫多晶硅晶體管陣列基板的結(jié)構(gòu)示意圖。
[0035]圖9為本發(fā)明實施例2中第一次離子注入后低溫多晶硅晶體管陣列基板的結(jié)構(gòu)示意圖。
[0036]圖10為本發(fā)明實施例2中第二次離子注入后低溫多晶硅晶體管陣列基板的結(jié)構(gòu)示意圖。
[0037]其中:
[0038]1.襯底；2.多晶硅半導(dǎo)體有源區(qū)；3.柵極絕緣層；4.柵極；5.源漏擴展區(qū)；6.源漏摻雜區(qū)；7.電介質(zhì)間隔區(qū)；8.緩沖區(qū)。
【具體實施方式】
[0039]為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細描述。
[0040]實施例1
[0041]如圖3-4所示，本實施例提供一種低溫多晶硅晶體管陣列基板，包括:
[0042]襯底1和在所述襯底1上設(shè)置的多晶硅半導(dǎo)體有源區(qū)，以及與所述多晶硅半導(dǎo)體有源區(qū)2絕緣設(shè)置的柵極4，所述柵極4兩側(cè)設(shè)有電介質(zhì)間隔區(qū)7，所述電介質(zhì)間隔區(qū)7將所述柵極4的側(cè)面包圍并覆蓋所述多晶硅半導(dǎo)體有源區(qū)2的端部；所述多晶硅半導(dǎo)體有源區(qū)2與所述電介質(zhì)間隔區(qū)7相對應(yīng)的位置包括緩沖區(qū)8。
[0043]本實施例的低溫多晶硅晶體管陣列基板，由于在柵極4兩側(cè)設(shè)有電介質(zhì)間隔區(qū)7，在后續(xù)離子注入摻雜工序中能在多晶硅半導(dǎo)體有源區(qū)2的對應(yīng)形成緩沖區(qū)8，該緩沖區(qū)8中雜質(zhì)離子的濃度小于外側(cè)源漏擴展區(qū)5的雜質(zhì)離子的濃度大于內(nèi)側(cè)多晶硅半導(dǎo)體有源區(qū)2的雜質(zhì)離子的濃度，上述的緩沖區(qū)8能夠進一步的降低結(jié)和溝道區(qū)間的電場，把結(jié)中的最大電場位置與溝道中的最大電流路徑分離，以防止產(chǎn)生熱載流子。
[0044]優(yōu)選的，所述柵極4和多晶硅半導(dǎo)體有源區(qū)2之間設(shè)有柵極絕緣層3 ;所述柵極絕緣層3具有與所述柵極4相同的圖形。這樣可以將柵極絕緣層3具有與所述柵極4采用一次構(gòu)圖工藝形成，減少刻蝕對柵極絕緣層3的損傷，減少柵極絕緣層3與多晶硅半導(dǎo)體有源區(qū)2之間界面缺陷。
[0045]所述電介質(zhì)間隔區(qū)7從靠近所述柵極4的一側(cè)到遠離所述柵極4的一側(cè)的最大長度為0.1-lum。若長度過小無法起到上述的作用，若長度過大無法導(dǎo)