一種半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種形成高k-金屬柵極的方法以及具有該高k-金屬柵極的MOS器件。
【背景技術(shù)】
[0002]在下一代集成電路的制造工藝中，對于金屬氧化物半導(dǎo)體(MOS)的柵極的制作，通常采用高k-金屬柵極工藝。對于具有較小數(shù)值工藝節(jié)點的MOS制造工藝而言，所述高k-金屬柵極工藝通常為后柵極工藝，其實施過程為先高k介電層后金屬柵極和后高k介電層后金屬柵極兩種。前者的實施過程包括:在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上層疊的界面層、高k介電層、覆蓋層(capping layer)和犧牲柵極材料層構(gòu)成；在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)，之后去除偽柵極結(jié)構(gòu)中的犧牲柵極材料層，在側(cè)壁結(jié)構(gòu)之間留下的溝槽內(nèi)依次沉積阻擋層(barrier layer)、功函數(shù)金屬層(workfunct1n metallayer)和浸潤層(wetting layer);最后,進行金屬柵極材料(通常為招)的填充。后者的實施過程包括:在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上層疊的犧牲介電層和犧牲柵極材料層構(gòu)成；在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)，之后去除偽柵極結(jié)構(gòu)中的犧牲柵極材料層和犧牲介電層，在側(cè)壁結(jié)構(gòu)之間留下的溝槽內(nèi)依次沉積界面層、高k介電層、覆蓋層、阻擋層、功函數(shù)金屬層和浸潤層；最后，進行金屬柵極材料(通常為鋁)的填充。
[0003]在通過實施上述高k-金屬柵極工藝形成的NMOS和PMOS的高k_金屬柵極的堆疊結(jié)構(gòu)中，除了兩個功函數(shù)金屬層的構(gòu)成材料不同之外，其它各層的構(gòu)成材料按對應(yīng)關(guān)系是相同的。此外，先形成PMOS的高k-金屬柵極再形成NMOS的高k-金屬柵極是通常的做法，因而，PMOS的高k-金屬柵極的堆疊結(jié)構(gòu)中的適用于PMOS的功函數(shù)金屬層上形成有適用于NMOS的功函數(shù)金屬層，在后續(xù)工序中所述適用于PMOS的功函數(shù)金屬層與所述適用于NMOS的功函數(shù)金屬層易發(fā)生相互反應(yīng)。隨著制造工藝節(jié)點的不斷減小，形成的高k-金屬柵極的堆疊結(jié)構(gòu)中的各層的厚度也不斷縮減，實施上述工藝所帶來的鋁擴散的負面影響日益顯著，由此造成器件的可靠性不斷下降。
[0004]因此，需要提出一種方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供具有第一器件類型區(qū)域和第二器件類型區(qū)域的半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有偽柵極結(jié)構(gòu)；去除所述偽柵極結(jié)構(gòu)，并在留下的溝槽內(nèi)依次形成界面層、高k介電層和第一覆蓋層；形成犧牲材料層，以完全填充所述溝槽；去除位于所述第一器件類型區(qū)域上的犧牲材料層，在所述第一器件類型區(qū)域上形成第一金屬柵極結(jié)構(gòu)；去除位于所述第二器件類型區(qū)域上的犧牲材料層，在所述第二器件類型區(qū)域上形成第二金屬柵極結(jié)構(gòu)。
[0006]進一步，所述犧牲材料層的材料為底部抗反射涂層、富含硅的BARC、無定型硅或者無定型碳。
[0007]進一步，采用干法蝕刻實施所述犧牲材料層的去除。
[0008]進一步，所述第一金屬柵極結(jié)構(gòu)包括自下而上層疊的阻擋層、第一功函數(shù)設(shè)定金屬層、第二覆蓋層、浸潤層和金屬柵極材料層，所述第二金屬柵極結(jié)構(gòu)包括自下而上層疊的阻擋層、第二功函數(shù)設(shè)定金屬層、第二覆蓋層、浸潤層和金屬柵極材料層。
[0009]進一步，所述第一功函數(shù)設(shè)定金屬層的構(gòu)成材料為適用于所述第一器件類型的金屬材料，包括一層或多層金屬或金屬化合物；所述第二功函數(shù)設(shè)定金屬層的構(gòu)成材料為適用于所述第二器件類型的金屬材料，包括一層或多層金屬或金屬化合物。
[0010]進一步，在去除所述偽柵極結(jié)構(gòu)之前，還包括下述步驟:在所述半導(dǎo)體襯底上形成覆蓋所述偽柵極結(jié)構(gòu)的接觸孔蝕刻停止層；在所述接觸孔蝕刻停止層上形成層間介電層；執(zhí)行化學(xué)機械研磨依次研磨所述層間介電層和所述接觸孔蝕刻停止層，直至露出所述偽柵極結(jié)構(gòu)的頂部。
[0011]進一步，采用干法蝕刻或濕法蝕刻工藝去除所述偽柵極結(jié)構(gòu)。
[0012]進一步，形成所述第二金屬柵極結(jié)構(gòu)之后，還包括形成接觸孔，并在所述接觸孔的底部形成自對準硅化物的步驟。
[0013]進一步，在形成所述接觸孔之前，還包括下述步驟:形成另一層間介電層，以覆蓋所述第一金屬柵極結(jié)構(gòu)和所述第二金屬柵極結(jié)構(gòu)；研磨所述另一層間介電層，以使其表面平整。
[0014]進一步，所述偽柵極結(jié)構(gòu)包括自下而上層疊的犧牲柵介電層和犧牲柵電極層。
[0015]本發(fā)明還提供一種如上述任一方法制造的半導(dǎo)體器件，所述半導(dǎo)體器件的高k介電層上形成有第一覆蓋層，所述半導(dǎo)體器件的金屬柵極結(jié)構(gòu)中的功函數(shù)設(shè)定金屬層和浸潤層之間形成有第二覆蓋層
[0016]根據(jù)本發(fā)明，可以分別獨立地形成適用于所述第一器件類型和所述第二器件類型的功函數(shù)設(shè)定金屬層，避免了后續(xù)工序中適用于所述第一器件類型的功函數(shù)金屬層與適用于所述第二器件類型的功函數(shù)金屬層之間發(fā)生的反應(yīng)；同時額外增加一第二覆蓋層以進一步抑制金屬柵極結(jié)構(gòu)中的金屬材料向高k介電層的擴散。
【附圖說明】
[0017]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0018]附圖中:
[0019]圖1A-圖1L為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0020]圖2為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟的流程圖。
【具體實施方式】
[0021]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0022]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，以便闡釋本發(fā)明提出的形成高k-金屬柵極的方法以及具有該高k-金屬柵極的MOS器件。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0023]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0024][示例性實施例]
[0025]下面，參照圖1A-圖1L和圖2來描述根據(jù)本發(fā)明示例性實施例的方法形成高k-金屬柵極的詳細步驟。
[0026]參照圖1A-圖1L，其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。本發(fā)明提出的方法可以用于平面型器件的制造也可以用于鰭片型器件的制造。
[0027]首先，如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實施例中，半導(dǎo)體襯底100的構(gòu)成材料選用單晶硅。半導(dǎo)體襯底100中形成有核心區(qū)(Core Area)和外圍區(qū)(Periphery Area),為了簡化，圖示中僅示出核心區(qū)，除了在外圍區(qū)形成的柵極氧化物層的厚度要大于在核心區(qū)形成的柵極氧化物層的厚度之外，實施于所述兩個區(qū)域的其它工藝步驟完全相同。半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101，作為示例，隔離結(jié)構(gòu)101為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，在本實施例中，隔離結(jié)構(gòu)101為淺溝槽隔離結(jié)構(gòu)。隔離結(jié)構(gòu)101將半導(dǎo)體襯底100的核心區(qū)分為諸如NMOS區(qū)的第一器件類型區(qū)域和諸如PMOS區(qū)的第二器件類型區(qū)域，在圖示中分別用NCORE和PCORE來表示。半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡化，圖示中予以省略。
[0028]接下來，采用熱氧化工藝在半導(dǎo)體襯底100的表面形成氧化物層102a。
[0029]接著，如圖1B所示，減薄位于半導(dǎo)體襯底100的核心區(qū)的表面上的氧化物層102a，使其厚度達到偽柵極介電層厚度的要求。實施所述減薄包括以下工藝步驟:首先，在半導(dǎo)體襯底100上形成圖案化的光刻膠層，露出位于半導(dǎo)體襯底100的核心區(qū)的表面上的氧化物層102a ;接著，蝕刻位于半導(dǎo)體襯底100的核心區(qū)的表面上的氧化物層102a，使其厚度達到偽柵極介電層厚度的要求；最后，實施常規(guī)的清洗工藝，去除蝕刻殘留物和雜質(zhì)。
[0030]以下，在半導(dǎo)體襯底100的核心區(qū)和外圍區(qū)同時實施后續(xù)工藝。
[0031]接著，如圖1C所示，在半導(dǎo)體襯底100上形成偽柵極結(jié)構(gòu)102，作為示例，偽柵極結(jié)構(gòu)102包括自下而上層疊的犧牲柵介電層102a和犧牲柵電極層102b。犧牲柵介電層102a的材料優(yōu)選氧化物，例如二氧化硅。犧牲柵電極層102b的材料包括多晶硅或無定形碳，特別優(yōu)選的是多晶硅。犧牲柵介電層102a和犧牲柵電極層102b的