Jfet及其制造方法
【技術領域】
[0001]本發(fā)明的實施例涉及JFET，特別涉及垂直JFET并且涉及用于制作垂直半導體器件的相關方法。
【背景技術】
[0002]結(jié)柵場效應晶體管(JFET，有時也稱為JUGFET)在諸如碳化硅(SiC)半導體器件的寬帶隙半導體器件中被廣泛地用作電子受控的開關結(jié)構。在JFET中，基本上單極的電流在源極金屬化(源極端子)與漏極金屬化(漏極端子)之間經(jīng)過半導體溝道(溝道區(qū))流動，該半導體溝道(溝道區(qū))通過施加適當?shù)碾妷旱脚c柵極區(qū)接觸的柵極金屬化(柵極端子)來控制，該柵極區(qū)與溝道形成pn結(jié)。在常開型JFET中，溝道通過施加大于JFET的夾斷電壓的反向偏置電壓(即將Pn結(jié)反向偏置的電壓)到柵極金屬化而“被夾斷”。
[0003]在具有橫向溝道的橫向JFET中，典型地在制造期間通過高溫外延沉積來限定溝道。使用這個復雜的工藝，制造的溝道寬度主要由外延沉積層的厚度來確定。典型地，狹窄的工藝窗口被用于外延沉積以減少由厚度可變性產(chǎn)生的夾斷電壓的可變性。然而，這可能產(chǎn)生低成品率。垂直JFET的相應的溝道寬度和夾斷電壓的可變性主要由光刻變化特別是CD變化(臨界尺寸變化)確定。這典型地也產(chǎn)生處理成品率與夾斷電壓的可變性之間的權衡。
[0004]由于這些原因和其它原因，需要改進。

【發(fā)明內(nèi)容】

[0005]根據(jù)垂直JFET的實施例，垂直JFET包含半導體基體，該半導體基體具有第一表面和與第一表面基本上平行伸延的第二表面。源極金屬化和柵極金屬化被布置在第一表面上。漏極金屬化被布置在第二表面上。在與第一表面基本上正交的橫截平面中，半導體基體包含:與漏極金屬化和源極金屬化歐姆接觸的η摻雜第一半導體區(qū)；與柵極金屬化歐姆接觸、基本上延伸到第一表面、彼此間隔開并且與第一半導體區(qū)形成相應的第一 Pn結(jié)的多個P摻雜的第二半導體區(qū)；以及彼此間隔開的、與P摻雜的第二半導體區(qū)間隔開的、與第一表面并且與第二表面間隔開的、并且與第一半導體區(qū)形成相應的第二 Pn結(jié)的多個P摻雜的基體區(qū)。P摻雜的基體區(qū)與源極金屬化歐姆接觸。
[0006]根據(jù)JFET的實施例，JFET包含半導體基體，該半導體基體具有第一表面和與第一表面基本上平行伸延的第二表面。源極金屬化和柵極金屬化被布置在第一表面上。漏極金屬化被布置在第二表面上。在與第一表面基本上正交的橫截平面中，半導體基體包含:與源極金屬化和漏極金屬化歐姆接觸的第一半導體區(qū)；與柵極金屬化歐姆接觸、彼此間隔開并且與第一半導體區(qū)形成相應的第一 Pn結(jié)的至少兩個第二半導體區(qū)；以及與第一半導體區(qū)形成第二 Pn結(jié)的至少一個基體區(qū)。至少一個基體區(qū)與源極金屬化歐姆接觸。至少一個基體區(qū)的至少一部分在到第一表面上的投影中被布置在兩個第二半導體區(qū)之間。
[0007]根據(jù)用于制作JFET的方法的實施例，該方法包含:提供具有第一表面和η摻雜的第一半導體層的半導體襯底；在第一表面上形成硬掩模，該硬掩模包含限定η摻雜的第一半導體層中的第一區(qū)段的開口；經(jīng)過硬掩模將第一最大能量的受主離子注入到第一區(qū)段中；用包含與硬掩模的開口基本上互補的開口的反型掩模來代替硬掩模；經(jīng)過反型掩模將不同于第一最大能量的第二最大能量的受主離子注入到η摻雜的第一半導體層的第二區(qū)段中；執(zhí)行至少一個溫度步驟以激活第一區(qū)段和第二區(qū)段中的受主離子；在第一表面上形成與第二區(qū)段歐姆接觸的柵極金屬化；以及在第一表面上形成與第一區(qū)段歐姆接觸的源極金屬化。
[0008]根據(jù)用于制作JFET的方法的實施例，該方法包含:提供具有第一側(cè)面并且包括延伸到第一側(cè)面的η摻雜的第一半導體層的半導體襯底；在第一側(cè)面上形成掩模，以致該掩模在橫截平面中包括掩模部分和布置在相鄰掩模部分之間的開口 ；經(jīng)過掩模將受主離子注入到第一半導體層中，該受主離子具有第一最大能量，以致撞擊在掩模部分上的受主離子的至少部分穿過掩模部分并且被注入到第一半導體層中；去除掩模；以及從第一側(cè)面將施主離子注入到第一半導體層中。
[0009]通過閱讀下面的詳細描述以及通過觀看附圖，本領域技術人員將認識到附加的特征和優(yōu)點。
【附圖說明】
[0010]附圖中的部件不必成比例，相反重點放在本文中圖示的原理上。
[0011]圖1圖示經(jīng)過根據(jù)實施例的垂直半導體器件的半導體基體的橫截面。
[0012]圖2圖示經(jīng)過根據(jù)實施例的在圖1中圖示的半導體基體的進一步橫截面。
[0013]圖3圖示經(jīng)過根據(jù)實施例的垂直半導體器件的半導體基體的橫截面。
[0014]圖4圖示經(jīng)過根據(jù)實施例的垂直半導體器件的半導體基體的橫截面。
[0015]圖5圖示經(jīng)過根據(jù)實施例的垂直半導體器件的半導體基體的橫截面。
[0016]圖6圖示經(jīng)過根據(jù)實施例的垂直半導體器件的半導體基體的橫截面。
[0017]圖7Α圖示經(jīng)過根據(jù)實施例的垂直半導體器件的半導體基體的橫截面。
[0018]圖7Β圖示根據(jù)實施例的垂直半導體器件的部分的透視圖。
[0019]圖8Α至圖9C圖示經(jīng)過在根據(jù)實施例的方法的方法步驟期間的半導體基體的垂直橫截面。
[0020]圖1OA至圖1OC圖示經(jīng)過在根據(jù)實施例的方法的方法步驟期間的半導體基體的垂直橫截面。
【具體實施方式】
[0021]在下面詳細描述中，對附圖進行了參考，這些附圖形成其部分，并且在附圖中通過圖示的方式示出了在其中可實踐本發(fā)明的特定實施例。在這點上，參考所描述的(一個或多個)附圖的定向，使用了方向性術語，諸如“頂”、“底”、“前”、“后”、“首”、“尾”等。因為實施例的部件能夠以多個不同定向來定位，所以為了圖示的目的使用方向性術語并且方向性術語決不進行限制。在不脫離本發(fā)明的范圍的情況下，可以利用其它實施例并且可以進行結(jié)構上或邏輯上的改變。因此，下面詳細描述不應在限制的意義上理解，并且本發(fā)明的范圍由所附的權利要求限定。
[0022]現(xiàn)在將對各種實施例進行詳細參考，實施例中的一個或多個示例被圖示在附圖中。每個示例通過解釋的方式被提供并且不意味著作為本發(fā)明的限制。例如，圖示或描述為一個實施例的部分的特征能夠被使用在其他實施例上或與其他實施例結(jié)合使用以產(chǎn)生又進一步的實施例。旨在本發(fā)明包含這樣的修改和變化。示例使用特定語言被描述，其不應該被解釋為限制所附權利要求書的范圍。附圖不是成比例的并且僅為了圖示的目的。為了清楚起見，在不同的附圖中通過相同參考已指定相同元件或制造步驟，如果不是另外聲明。
[0023]在該說明書中所使用的術語“水平的”旨在描述與半導體襯底或基體的第一或主表面基本上平行的定向。這能夠是例如晶圓或管芯的表面。
[0024]在該說明書中所使用的術語“垂直的”旨在描述定向，該定向基本上布置成與第一表面正交，即與半導體襯底或基體的第一表面的法線方向平行。
[0025]在該說明書中，半導體基體的半導體襯底的第二表面被認為通過下表面或背側(cè)表面所形成，而第一表面被認為通過半導體襯底的上表面、前表面或主表面所形成。在該說明書中所使用的術語“上面”和“下面”因此在考慮該定向的情況下描述一個結(jié)構特征到另一個結(jié)構特征的相對位置。
[0026]在該說明書中，η摻雜被稱為第一導電類型，而P摻雜被稱為第二導電類型?？商娲?，能夠利用相反的摻雜關系形成半導體器件以致第一導電類型能夠是P摻雜的并且第二導電類型能夠是η摻雜的。而且，一些附圖通過接近摻雜類型指示或“+”來圖示相對摻雜濃度。例如，“η_”意味著小于“η”摻雜區(qū)的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)域具有比“η”摻雜區(qū)更大的摻雜濃度。然而，除非另外聲明，指示相對摻雜濃度不意味著相同的相對摻雜濃度的摻雜區(qū)必須具有相同的絕對摻雜濃度。例如，兩個不同的η+摻雜區(qū)能夠具有不同的絕對摻雜濃度。例如，這同樣適用于η+摻雜區(qū)和P +摻雜區(qū)。
[0027]在該說明書中描述的特定實施例涉及而沒有被限制到:諸如η溝道JFET和ρ溝道JFET的單極的半導體器件，特別是垂直JFET，以及其制造方法。
[0028]在本說明書的上下文中，術語“基本上單極的半導體器件”和“單極的半導體器件”旨在描述具有在額定電流密度和更低電流密度的負載電流的半導體器件，該半導體器件是單極的或至少基本上單極的。
[0029]典型地，半導體器件是功率半導體器件，該功率半導體器件具有帶有用于對兩個負載金屬化之間的負載電流整流的多個二極管單元的有源區(qū)域。而且，功率半導體器件可以具有帶有至少一個邊緣終止結(jié)構的外圍區(qū)域，該至少一個邊緣終止結(jié)構在從上面觀看時至少部分圍繞二極管單元的有源區(qū)域。
[0030]在該說明書中所使用的術語“功率半導體器件”旨在描述單個芯片上的具有高的電壓和/或高的電流切換能力的半導體器件。換言之，功率半導體器件旨在針對高的電流和/或高的電壓，該高的電流典型地在一個或多個安培的范圍中，該高的電壓典型地超過100V、更典型地超過400V。
[0031]在本說明書的上下文中，術語“處于歐姆接觸”、“處于電阻性電接觸”和“處于電阻性電連接”旨在描述至少當沒有電壓或僅低的測試電壓被施加到半導體器件和/或跨過半導體器件時存在半導體器件的相應元件或部分之間的歐姆電流路徑。同樣地，術語處于低的歐姆接觸、“處于低的電阻性電接觸”和“處于低的電阻性電連接”旨在描述至少當沒有電壓被施加到半導體器件和/或跨過半導體器件時存在半導體器件的相應元件或部分之間的低的電阻性歐姆電流路徑。在該說明書內(nèi)，術語“處于低的歐姆接觸”、“處于低的電阻性電接觸”、“電耦合”和“處于低的電阻性電連接”被同義地使用。在一些實施例中，例如由于將形成電流路徑的至少部分的半導體區(qū)耗盡，半導體器件的相應元件或部分之間的低的電阻性電流路徑的電阻率在超過閾值電壓時變?yōu)楦叩?，該電阻率在低的電?例如小于一伏或幾伏的探針電壓)被施加到半導體器件和/或跨過半導體器件時是低的。
[0032]在本說明書的上下文中，術語“金屬化”旨在描述具有與電導率有關的金屬或近金屬屬性的區(qū)或?qū)?。金屬化可以與半導體區(qū)接觸以形成半導體器件的電極、焊盤和/或端子。金屬化可以由諸如Al、T1、W、Cu和Mo的金屬或諸如NiAl的金屬合金制成和/或包括諸如Al,Ti,WXu和Mo的金屬或諸如NiAl的金屬合金，但是也可以由以下具有與電導率有關的金屬或近金屬屬性的材料制成:諸如高摻雜η型或ρ型多晶硅、TiN、導電硅化物諸如TaSi2、TiSi2' PtSi^ffSi2, MoSi，或?qū)щ娞蓟镏T如A1C、NiC, MoC, TiC, PtC, WC等等。金屬化也可以包含不同的導電材料，例如這些材料的堆疊。
[0033]在本說明書的上下文中，術語“可耗盡的區(qū)”或“可耗盡的區(qū)段”旨在描述下述事實:在半導體部件的關閉狀態(tài)期間在所施加的反向電壓處于給定的閾值之上的