一種半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種嵌入式鍺硅層的制作方法。
【背景技術(shù)】
[0002]為了提高PMOS器件溝道中載流子的遷移率，在PMOS器件將要形成源/漏區(qū)的部分制作凹槽以形成嵌入式鍺硅層的技術(shù)已經(jīng)成為廣為關(guān)注的熱點。對于45nm以下節(jié)點的半導(dǎo)體制造工藝，由于器件尺寸的按比例縮小，器件溝道的長度也相應(yīng)縮短，因此，有相關(guān)研究指出在PMOS器件將要形成源/漏區(qū)的部分制作側(cè)壁向器件溝道方向內(nèi)凹的凹槽可以有效縮短器件溝道的長度，滿足器件尺寸按比例縮小的要求；同時，由于這種凹槽具有在柵極側(cè)墻下方較大下切的特點，因此，在這種凹槽中形成的嵌入式鍺硅層可以對器件溝道區(qū)產(chǎn)生更大的應(yīng)力。
[0003]制作具有上述特點的凹槽的基本思路是:采用干法蝕刻在PMOS器件將要形成源/漏區(qū)的部分先形成一個凹槽，然后采用濕法蝕刻使該凹槽的側(cè)壁向器件溝道方向內(nèi)凹。如圖1A所示,在實施所述干法蝕刻之前,需要在柵極結(jié)構(gòu)101 (作為示例,柵極結(jié)構(gòu)101包括自下而上層疊的柵極介電層101a、柵極材料層1lb和柵極硬掩蔽層1lc)的兩側(cè)依次形成第一側(cè)墻102和第二側(cè)墻103，其中，第一側(cè)墻102的構(gòu)成材料為氧化物，第二側(cè)墻103的構(gòu)成材料為采用以六氯乙硅烷為基礎(chǔ)源氣體的爐溫化學(xué)氣相沉積工藝形成的氮化硅，在形成所述凹槽之后，于所述凹槽中外延生長嵌入式鍺硅層104，并在嵌入式鍺硅層104的頂部形成硅帽層105 ;如圖1B所示，在形成硅帽層105之后，實施濕法蝕刻去除第二側(cè)墻103，由于第二側(cè)墻103的構(gòu)成材料為采用以六氯乙硅烷為基礎(chǔ)源氣體的爐溫化學(xué)氣相沉積工藝形成的氮化硅，所述濕法蝕刻的腐蝕液熱磷酸對該氮化硅具有很高的蝕刻速率，難以精確控制蝕刻終點，進而導(dǎo)致嵌入式鍺硅層104的鄰近第二側(cè)墻103的部分也被去除，形成孔洞106,影響器件的性能。
[0004]因此，需要提出一種方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，在所述柵極結(jié)構(gòu)兩側(cè)形成有第一側(cè)墻和第二側(cè)墻，所述第一側(cè)墻位于所述柵極結(jié)構(gòu)和所述第二側(cè)墻之間，所述第二側(cè)墻的構(gòu)成材料為采用原子層沉積工藝形成的氮化硅；在所述半導(dǎo)體襯底的PMOS區(qū)的將要形成源/漏區(qū)的部分形成嵌入式鍺硅層，并在所述嵌入式鍺硅層的頂部形成硅帽層；去除所述第二側(cè)墻，僅在所述第一側(cè)墻和所述硅帽層之間殘留部分所述第二側(cè)墻。
[0006]進一步，所述第一側(cè)墻的構(gòu)成材料為氧化物。
[0007]進一步，形成所述嵌入式鍺硅層的步驟包括:通過所述第二側(cè)墻所構(gòu)成的工藝窗口，采用先干法蝕刻再濕法蝕刻的工藝在所述半導(dǎo)體襯底中形成Σ狀凹槽；對所述Σ狀凹槽進行預(yù)處理，以確保所述Σ狀凹槽的側(cè)壁及底部具有清潔的表面；采用選擇性外延生長工藝形成所述嵌入式鍺硅層，以完全填充所述Σ狀凹槽。
[0008]進一步，所述選擇性外延生長工藝為低壓化學(xué)氣相沉積、等離子體增強化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積和分子束外延中的一種。
[0009]進一步，所述嵌入式鍺硅層摻雜有硼，所述硅帽層的構(gòu)成材料為硅或者硼硅。
[0010]進一步，采用濕法蝕刻實施所述去除，所述濕法蝕刻的腐蝕液為熱磷酸。
[0011]進一步，所述柵極結(jié)構(gòu)包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
[0012]根據(jù)本發(fā)明，可以有效避免所述濕法蝕刻對所述嵌入式鍺硅層的刻蝕。
【附圖說明】
[0013]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0014]附圖中:
[0015]圖1A為根據(jù)現(xiàn)有技術(shù)在PMOS的將要形成源/漏區(qū)的部分形成嵌入式鍺硅層之后的器件的示意性剖面圖；
[0016]圖1B為實施濕法蝕刻去除圖1A所示出的PMOS的柵極結(jié)構(gòu)兩側(cè)的第二側(cè)墻時在嵌入式鍺硅層鄰近第二側(cè)墻的部分中形成孔洞的示意性剖面圖；
[0017]圖2A-圖2B為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0018]圖3為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟的流程圖。
【具體實施方式】
[0019]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0020]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟，以便闡釋本發(fā)明提出的嵌入式鍺硅層的制作方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0021]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0022][示例性實施例]
[0023]下面，參照圖2A-圖2B和圖3來描述根據(jù)本發(fā)明示例性實施例的方法形成嵌入式鍺硅層的詳細步驟。
[0024]參照圖2A-圖2B，其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0025]首先，如圖2A所示，提供半導(dǎo)體襯底200，半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底200中形成有隔離結(jié)構(gòu)，隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。隔離結(jié)構(gòu)將半導(dǎo)體襯底200分為NMOS區(qū)和PMOS區(qū)，圖示中僅示出PMOS區(qū)。半導(dǎo)體襯底200中還形成有各種阱(well)結(jié)構(gòu)，為了簡化，圖示中予以省略，對于PMOS區(qū)而言，所述阱結(jié)構(gòu)為N阱并且在形成柵極結(jié)構(gòu)之前，可以對整個N阱進行一次小劑量硼注入，用于調(diào)整PMOS區(qū)的閾值電壓Vth。
[0026]在半導(dǎo)體襯底200上形成有柵極結(jié)構(gòu)201，作為示例，柵極結(jié)構(gòu)201包括自下而上依次層疊的柵極介電層201a、柵極材料層201b和柵極硬掩蔽層201c。柵極介電層201a的構(gòu)成材料包括氧化物，例如二氧化硅(Si02)。柵極材料層201b的構(gòu)成材料包括多晶硅、金屬、導(dǎo)電性金屬氮化物、導(dǎo)電性金屬氧化物和金屬硅化物中的一種或多種，其中，金屬可以是鎢(W)、鎳(Ni)或鈦(Ti);導(dǎo)電性金屬氮化物包括氮化鈦(TiN);導(dǎo)電性金屬氧化物包括氧化銥(IrO2);金屬硅化物包括硅化鈦(TiSi)。柵極硬掩蔽層201c的構(gòu)成材料包括氧化物、氮化物、氮氧化物和無定形碳中的一種或多種，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未摻雜硅玻璃(USG)、旋涂玻璃(S0G)、高密度等離子體(HDP)或旋涂電介質(zhì)(SOD);氮化物包括氮化硅(SiN);氮氧化物包括氮氧化硅(S1N);在本實施例中，柵極介電層201a的構(gòu)成材料為二氧化硅，柵極材料層201b的構(gòu)成材料為多晶娃，柵極硬掩蔽層201c的構(gòu)成材料為氮化娃。柵極介電層201a、柵極材料層201b以及柵極硬掩蔽層201c的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的