進行。
[0054]本發(fā)明的另一主題是包括布置在襯底上的至少兩個芯片的發(fā)光器件，每個芯片由通過被稱作透明芯片電極的專用透明導電層而連接在一起的發(fā)光線陣列形成，而每根線在襯底上布置在單個生長區(qū)中，其特征在于:
[0055]-所述兩個芯片通過自由空間而相互分隔，
[0056]ο所述自由區(qū)域包括多個沒有LED線的單個生長區(qū)，該區(qū)稱作印跡，
[0057]O在所述自由區(qū)域不存在透明芯片電極；并且
[0058]-所述器件包括在所述透明電極上的供電墊。
[0059]根據(jù)一個變形，單個生長區(qū)是在位于所述襯底的表面上的掩模中限定的開口。
[0060]根據(jù)一個變形，單個生長區(qū)是在所述襯底的表面上的成核墊。
[0061]根據(jù)一個變形，所述透明電極的至少一個還覆蓋沒有LED線的單個生長區(qū)(該區(qū)稱作印跡)中的一部分。
[0062]根據(jù)本發(fā)明的一個變形，在兩個相鄰芯片之間的所述自由區(qū)域的寬度包括在10 μπι 和 200 μπι 之間。
[0063]根據(jù)本發(fā)明的一個變形，線和單個生長區(qū)是周期性分布的。
[0064]根據(jù)本發(fā)明的一個變形，線的周期和單個生長區(qū)的周期包括在I μ m和10 μ m之間。
[0065]根據(jù)本發(fā)明的一個變形，透明電極覆蓋沒有線的單個生長區(qū)的透明電極的區(qū)域的寬度包括在幾微米和幾百微米之間。
[0066]根據(jù)本發(fā)明的一個變形，襯底由硅組成。
[0067]根據(jù)本發(fā)明的一個變形，掩模為可能由SiN或S1gi成的硬掩模。
[0068]根據(jù)本發(fā)明的一個變形，成核墊由金屬組成，可能由TiN組成。
[0069]根據(jù)本發(fā)明的一個變形，線由II1-V族材料或者II1-V族材料合金組成。
[0070]根據(jù)本發(fā)明的一個變形，透明導電層由氧化銦錫(ITO)組成。
【附圖說明】
[0071]通過閱讀由非限制性示例的方式給出的以下描述并且憑借所附附圖，本發(fā)明將會被更好地理解，并且其他優(yōu)點將會變得明顯，附圖中:
[0072]圖1示出了根據(jù)現(xiàn)有技術的包括線的第一示例LED ；
[0073]圖2示出了根據(jù)現(xiàn)有技術的包括線的第二示例LED ；
[0074]圖3示出了在現(xiàn)有技術的配置中通過存在缺陷的非生長區(qū)而分隔的線的陣列的視圖；
[0075]圖4a和圖4b示出了在生長掩模中生成的單個生長區(qū)的第一示例和在整個區(qū)域上的線的生長；
[0076]圖5a和圖5b示出了由成核墊生成的單個生長區(qū)的第二示例以及在所述墊上的線的生長；
[0077]圖6a、圖6b和圖6c示出了在使用沉積在成核層上的生長掩模的情況下，根據(jù)本發(fā)明的用于生成相鄰芯片的工藝的各個步驟；以及
[0078]圖7a至圖7j示出了根據(jù)本發(fā)明的用于生成LED線的兩個相鄰芯片的示例工藝的、包括用于去除線的子集的機械操作的所有步驟。
【具體實施方式】
[0079]大致上，在本發(fā)明中提議提供這樣一種包括一組芯片的器件，所述一組芯片中的每個包括LED線的陣列并且能夠在均勻生長的條件下生成。
[0080]為此，本發(fā)明的工藝包括第一步驟，其在襯底的大范圍的區(qū)域上生成單個LED線生長區(qū)，然后進行LED線的一般生長，接著是LED線的子集的局部去除。
[0081]單個線生長區(qū)可以使用現(xiàn)有技術中已知的各種工藝生成。
[0082]圖4a顯示了第一變形，其中生長掩模200在襯底100上在寬度為dSNT的表面區(qū)域中生成，所述生長掩模包括對應于所述單個生長區(qū)2(^的開口。如圖4b所示，如所已知的那樣，以這種方式能夠從這些單個生長區(qū)局部地生長LED線NTi,因此襯底的整個表面SNT由線陣列所覆蓋。
[0083]根據(jù)本發(fā)明的另一個變形，如圖5a所示，單個生長區(qū)可以由在襯底100的表面上制造的成核墊Zcib生成。圖5b示出了線NT i從這些成核墊zc 1)3的生長，該生長在襯底的整個表面SNT上發(fā)生。如在專利申請第US 2012/0001303號中所述，有益地通過氧化或氮化而使襯底100位于成核墊ZCib2間的區(qū)域為介電性的，從而避免線在襯底的表面上生長。
[0084]根據(jù)本發(fā)明的工藝，隨后對單個LED芯片進行限定。
[0085]為了這個目的，圖6a、圖6b和圖6c示出了對于下述情況的所有步驟，其中，單個生長區(qū)2。1通過掩模200而生成，所述掩模沉積在襯底100表面上的成核層102的表面上掩模，所述襯底包括在其背側的接觸層101。所顯示的線典型地為包括線核300和殼301的線。因此如圖6a所示，線NTi在整個表面SNT上生長。
[0086]之后，至少從線NTli和線NT2i的兩個陣列之間局部地且選擇性地去除線，留下寬度為dsul的初始自由區(qū)域SL。，如圖6b所示。線NTli位于生長區(qū)zc η的表面上，線NT 2i位于生長區(qū)ZCi2的表面上，而沒有線的生長區(qū)為印跡ZC i0o
[0087]之后，將專用的透明電極生成在LED線的每個陣列上，從而在給定的LED芯片中將所述LED線連接在一起。如圖6c所示，電極層Cmi連接線NT ?的陣列而電極層C NT2i連接線階21的陣列。這兩個電極層通過自由區(qū)域SL而互相分隔，該自由區(qū)域SL小于初始自由區(qū)域SL0，從而為放置接觸點(未顯示)制造空間，即:
[0088]d SL〈d SL(|0
[0089]因此，圖6c顯示了互相分隔的兩個相鄰LED芯片的生成:
[0090]-第一芯片Pl延伸在顯示的寬度dSP1的區(qū)域上，所述區(qū)域包括由共同的電極層Cmi覆蓋的LED線NT π的陣列；以及
[0091]-第二芯片Ρ2延伸在顯示的寬度dSP2的區(qū)域上，所述區(qū)域包括由共同的電極層CNT2i覆蓋的LED線NT 2i的陣列；其中
[0092]-每個芯片包括帶有LED線的單個生長區(qū)以及沒有LED線的生長區(qū)zci(l，而該沒有LED線的生長區(qū)對應于在LED線從初始自由區(qū)域去除之后留下的印跡。
[0093]典型地，在兩相鄰芯片之間的自由區(qū)域的寬度dSL可以包括在10 μ m和200 μ m之間。
[0094]沒有線的區(qū)域(即初始自由區(qū)域)的寬度，對應于下述寬度的加和，這些寬度的最小尺寸可以是大約:
[0095]-5 μπι，透明導電電極層CNTli相對于芯片Pl的襯底伸出的部分；
[0096]-10 μ m，自由區(qū)域的寬度；以及
[0097]-5 μ m，透明導電電極層CNT2i相對于芯片P2的襯底伸出的部分；
[0098]典型地，在對應的線的陣列的周圍，透明電極層延伸在生長區(qū)ZCitl上的部分的寬度可以包括在5 μπι和50 μπι之間。同一透明電極層的用于連接至金屬墊的部分的寬度可以包括在50 μ m和200 μ m之間。
[0099]線的周期，因此也是單個生長區(qū)的周期，可以包括在Ιμπι和10 μ m之間。
[0100]在本發(fā)明中可以使用多種方法移除局部的線的陣列。
[0101]尤其，在已經(jīng)根據(jù)所選擇的工藝而使用硬掩?；蚩刮g材料掩模來保護想要保留線的區(qū)域之后，所述去除可以通過在微電子學中通常使用的方法而進行。
[0102]使用化學蝕刻工藝的用于去除線的陣列的第一方法:
[0103]在線的陣列已經(jīng)涂覆在保護掩模中以便保留之后，可以例如使用熱的氫氧化鉀KOH溶液而進行直接蝕刻操作，在這種情況下，選擇對該溶液為耐蝕的掩模(因此為硬膜，可能由S12、SiN或其它材料組成)。
[0104]使用干法蝕刻工藝的用于去除線的陣列的第二方法:
[0105]在線的陣列已經(jīng)涂覆在保護掩模(可能由抗蝕材料組成)中以便保留之后，可以進行干法蝕刻操作。有益地，可以使用能夠獲得高蝕刻速率的等離子體反應器。
[0106]為了這個目的，可以特別地使用分為兩種反應器類別的兩種類型的RF源(即電容耦合(CCP)反應器和電感耦合(ICP)反應器)和氯基氣體(例如31(:14與Cl 2的化學物或者(:12和Ar的混合物)。
[0107]使用化學蝕刻工藝和成核層的用于去除線的陣列的第三方法:
[0108]例如，為了在硅襯底上的生長GaN基的線，會使用TiN成核層。
[0109]在旨在保留的線已經(jīng)涂覆在保護掩模中之后，可以利用溶液(可能為Η202/ΝΗ40Η/H2O基溶液)對成核層進行選擇性化學侵蝕。
[0110]使用機械作用以使納米線破裂的用于去除線的陣列的第四方法
[0111]在旨在保留的線已經(jīng)涂覆在保護掩模中之后，將載架放置在經(jīng)受例如超聲波的介質(zhì)中，超聲波會傳遞振動機械作用，并且因此使未涂覆的、因此未保護的線破裂。
[0112]也可以使用水或者另一種流體(惰性氣體、0)2等)的高壓噴射以施加機械作用。
[0113]甚至可以使用固體工具(可選為切削工具或研磨工具)施加機械作用，使線變形到其破裂點以上或者使線損耗消失。
[0114]在制造一組GaN線基芯片的背景下，本發(fā)明的工藝的示例性實施方案
[0115]圖7a到圖7j示意性地示出了對于兩芯片配置的為獲得本發(fā)明的器件而執(zhí)行的所有各個步驟。
[0116]步驟1，示出于圖7a中:
[0117]以如圖2所示的核/殼配置通過已知方式生成線。
[