用于硅通孔制作的對準(zhǔn)結(jié)構(gòu)及硅通孔的制作方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體而言，涉及一種用于硅通孔制作的對準(zhǔn)結(jié)構(gòu)及硅通孔的制作方法。
【背景技術(shù)】
[0002]近年來，隨著三維疊層技術(shù)和MEMS封裝技術(shù)的發(fā)展，硅通孔(TSV，Through-Silicon-Via)互連技術(shù)受到了極大的重視。TSV通過在芯片與芯片之間制作垂直導(dǎo)通，實現(xiàn)立體的數(shù)據(jù)傳輸，從而縮短了傳輸距離，節(jié)省了芯片的表面積并降低了功耗。利用TSV技術(shù)，英特爾、IBM等公司已在疊層芯片技術(shù)領(lǐng)域獲得了重大突破并實現(xiàn)了商業(yè)生產(chǎn)，目前，越來越多的公司已投入到TSV技術(shù)的研發(fā)中。
[0003]基于不同的應(yīng)用，TSV技術(shù)的實現(xiàn)主要可分為兩種:先通孔方法和后通孔方法。先通孔方法首先在硅片正面刻蝕形成不貫穿的盲孔，在孔中沉積金屬種子層再填滿盲孔，最后從背面減薄硅片直至露出金屬電極。而后通孔方法先對硅片進行減薄再刻蝕形成通孔，背面沉積較厚金屬種子層后再填滿通孔，最后再去除種子層。
[0004]目前常用的后通孔方法包括如圖1所示的制作流程，首先，在完成前道工藝的芯片襯底100’上沉積層間介質(zhì)層102’，形成具有圖2所示剖面結(jié)構(gòu)的器件，其中前道工藝已經(jīng)完成柵極結(jié)構(gòu)101’的制作；對圖2所示的層間介質(zhì)層102’進行選擇性光刻，形成凹槽200’和導(dǎo)電溝槽300’，形成具有圖3所示剖面結(jié)構(gòu)的器件；在圖3所示的凹槽200’和導(dǎo)電溝槽300’中沉積鎢，形成具有圖4所示鎢結(jié)構(gòu)105’和接觸孔106’;在圖4所示的凹槽200’的鎢結(jié)構(gòu)105’上沉積氮化硅，形成圖5所示的氮化硅層107’，其中不僅凹槽200’內(nèi)的鎢結(jié)構(gòu)105’中設(shè)置有氮化硅層107’，層間介質(zhì)層102’上也設(shè)置有氮化硅層107’ ；對圖5中的氮化硅層107’、層間介質(zhì)層102’和襯底100’進行選擇性刻蝕，形成圖6所示的第一硅孔400’；向圖6中的第一娃孔400’中和氮化娃層107’上沉積TEOS (正娃酸乙酯)并對層間介質(zhì)層102’上的TEOS沉積物和氮化硅層107’進行CMP，得到圖7所示的TEOS層108’;在圖7所示的第一硅孔400’中的TEOS層108’上沉積銅并對銅進行CMP形成銅導(dǎo)電層109’，得到具有圖8所示剖面結(jié)構(gòu)的器件，其中第一硅孔400’中的導(dǎo)電層109’和TEOS層108’形成第一硅通孔。在形成第一硅通孔之后，繼續(xù)在圖8所示的器件結(jié)構(gòu)上沉積金屬，形成圖9所示的金屬互連層110’。
[0005]在上述過程完成后，利用形成于圖8中對準(zhǔn)結(jié)構(gòu)的鎢結(jié)構(gòu)105’、氮化硅層107’、TEOS層108’與掩模板的對準(zhǔn)開口進行對準(zhǔn)，使得掩膜板上的硅通孔掩膜開口與已經(jīng)形成的第一硅通孔對準(zhǔn)，然后隨著互連結(jié)構(gòu)制作進行刻蝕形成第二硅孔，在第二硅孔中制作第二硅通孔，重復(fù)上述過程形成第二硅通孔、第三硅通孔……、第N硅通孔，其中第一硅通孔、第二硅通孔、第三硅通孔、……和第N硅通孔相連形成完整的硅通孔，但是，現(xiàn)有技術(shù)中對準(zhǔn)結(jié)構(gòu)在設(shè)置金屬互連層后其表面平整，利用光學(xué)檢測結(jié)構(gòu)難以快速、精確地進行定位，因此，影響后續(xù)所形成的硅通孔的準(zhǔn)確程度。

【發(fā)明內(nèi)容】

[0006]本申請旨在提供一種用于硅通孔制作的對準(zhǔn)結(jié)構(gòu)及硅通孔的制作方法，以解決現(xiàn)有技術(shù)中的硅通孔制作的對準(zhǔn)結(jié)構(gòu)難以快速、精確對準(zhǔn)的問題。
[0007]為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種用于硅通孔制作的對準(zhǔn)結(jié)構(gòu)，對準(zhǔn)結(jié)構(gòu)包括:襯底；層間介質(zhì)層，位于襯底上且具有凹槽；金屬層，沿凹槽的內(nèi)壁設(shè)置；氮化層，設(shè)置在金屬層上；介電隔離層，設(shè)置在氮化層上，介電隔離層的上表面低于層間介質(zhì)層的上表面。
[0008]進一步地，上述凹槽的特征尺寸為W1、深度為L1，介電隔離層的特征尺寸為W2,所述介電隔離層的上表面距離所述襯底上表面的距離為L2，其中，W2為W1的30?80%，優(yōu)選40?70% ；L2為L1的I?70%，優(yōu)選I?60%，進一步優(yōu)選5?50%。
[0009]進一步地，上述金屬層為金屬鎢層。
[0010]進一步地，上述氮化層為氮化硅層。
[0011]進一步地，上述介電隔離層為氧化硅層、含碳的氧化硅層或含氮的氧化硅層。
[0012]根據(jù)本申請的另一方面，提供了一種硅通孔的制作方法，該制作方法包括:步驟SI，提供芯片，芯片具有襯底和位于襯底上的半導(dǎo)體前道工藝結(jié)構(gòu)；步驟S2，在芯片上制作對準(zhǔn)結(jié)構(gòu)和第一硅通孔；步驟S3，利用對準(zhǔn)結(jié)構(gòu)使第一硅通孔與硅通孔掩模開口對準(zhǔn)，以進行硅通孔的制作，該對準(zhǔn)結(jié)構(gòu)為上述的對準(zhǔn)結(jié)構(gòu)。
[0013]進一步地，上述半導(dǎo)體前道工藝結(jié)構(gòu)包括柵極結(jié)構(gòu)，上述步驟S2包括:在襯底的具有柵極結(jié)構(gòu)的表面上依次設(shè)置層間介質(zhì)層、第一介電層和犧牲層；依次刻蝕犧牲層、第一介電層和層間介質(zhì)層，形成對準(zhǔn)結(jié)構(gòu)的凹槽和位于柵極結(jié)構(gòu)上方的導(dǎo)電溝槽；在凹槽和導(dǎo)電溝槽內(nèi)對應(yīng)形成金屬層和接觸孔；在金屬層和犧牲層上形成氮化層；依次刻蝕氮化層、犧牲層、第一介電層、層間介質(zhì)層和襯底，形成第一娃孔；在第一娃孔的內(nèi)壁和氮化層上形成介電隔離層；在第一硅孔內(nèi)的介電隔離層上形成導(dǎo)電層；回蝕部分介電隔離層，至第一硅孔中的介電隔離層的上表面在第一介電層的上表面所在平面；回蝕至少部分氮化層，至凹槽內(nèi)的氮化層的上表面在第一介電層的上表面所在平面；以及平坦化犧牲層、第一介電層、氮化層、介電隔離層和導(dǎo)電層至層間介質(zhì)層的上表面所在平面，形成第一硅通孔和對準(zhǔn)結(jié)構(gòu)的金屬層、氮化層和介電隔離層。
[0014]進一步地，上述凹槽的特征尺寸為W1、深度為L1，第一硅孔的特征尺寸為W3、深度為L3，其中，W1與W3的比值為3:1?10:1，L1與L3的比值為1:1.5?1:3。
[0015]進一步地，上述形成導(dǎo)電層的過程包括:在介電隔離層上覆蓋晶種層；在晶種層和犧牲層上沉積導(dǎo)電材料；對位于犧牲層上表面的導(dǎo)電材料和氮化硅層進行化學(xué)機械平坦化，得到導(dǎo)電層。
[0016]進一步地，上述金屬層和接觸孔的形成過程包括:在凹槽內(nèi)、導(dǎo)電溝槽內(nèi)和犧牲層上沉積金屬；對犧牲層上的金屬進行化學(xué)機械平坦化，得到形成于凹槽內(nèi)的金屬層和形成于導(dǎo)電溝槽內(nèi)的接觸孔。
[0017]進一步地，形成上述第一介電層的材料為氮化硅、含碳的氮化硅或臭氧氧化的正硅酸乙酯。
[0018]進一步地，上述第一介電層的厚度為10?200nm。
[0019]進一步地，上述第一介電層的設(shè)置過程采用物理氣相沉積法、化學(xué)氣相沉積法或等離子體沉積法實施。
[0020]進一步地，形成上述介電隔離層的材料為氧化硅、碳氧化硅或氮氧化硅。
[0021]進一步地，上述介電隔離層的厚度為50?lOOOnm。
[0022]進一步地，形成上述介電隔離層的過程采用物理氣相沉積法、化學(xué)氣相沉積法或等離子體沉積法實施。
[0023]應(yīng)用本申請的技術(shù)方案，由于介電隔離層的上表面低于層間介質(zhì)層的上表面，也就是說在對準(zhǔn)結(jié)構(gòu)的凹槽中存在凹陷，因此在形成第一金屬互連層后由于該凹陷的存在，使得第一金屬互連層在制作時需要填充該凹陷進而在第一金屬互連層的表面形成小的凹陷，進而在利用其對準(zhǔn)時，利用其表面不平整的特點可以快速找到并對準(zhǔn)該對準(zhǔn)結(jié)構(gòu)，而且提高了所形成的硅通孔的對準(zhǔn)程度。
【附圖說明】
[0024]構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中:
[0025]圖1示出了現(xiàn)有技術(shù)中硅通孔的制作流程圖；
[0026]圖2示出了在完成前道工藝的芯片襯底上沉積層間介質(zhì)層后的剖面結(jié)構(gòu)示意圖；
[0027]圖3示出了對圖2所示的層間介質(zhì)層進行選擇性光刻，形成凹槽和導(dǎo)電溝槽后的剖面結(jié)構(gòu)示意圖；
[0028]圖4示出了在圖3所示的凹