四方扁平無(wú)引腳封裝及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種四方扁平無(wú)引腳封裝及其制造方法，特別是有關(guān)于一種可以共用導(dǎo)線(xiàn)架，并可以適用各種芯片尺寸及引腳配置且可以增加引腳數(shù)的四方扁平無(wú)引腳封裝及其制造方法。
【背景技術(shù)】
[0002]四方扁平無(wú)引腳封裝(Quad Flat No-Lead, QFN)，由于具有成本低，可以應(yīng)用于印刷電路板的表面焊接技術(shù)(Surface Mount Technology, SMT),而且厚度較薄,所以被廣泛應(yīng)用于許多半導(dǎo)體芯片的封裝中。然而，由于四方扁平無(wú)引腳封裝的連接墊(contacts)皆配置于封裝外圍的四周，而受限于表面焊接技術(shù)的能力，連接墊的間距有一定的限制，因此在特定封裝面積下，連接墊的數(shù)量并無(wú)法有效增加。換言之，當(dāng)引腳愈多時(shí)封裝面積則須越大，所以限制了四方扁平無(wú)引腳封裝在高引腳數(shù)封裝的應(yīng)用。此外，依照芯片面積的尺寸，需要不同的導(dǎo)線(xiàn)架設(shè)計(jì)，因此導(dǎo)線(xiàn)架無(wú)法共用或模塊化，缺乏設(shè)計(jì)制造上的彈性。
[0003]然而隨著輕薄短小的產(chǎn)品需求，能夠于有限的空間中達(dá)到最大的效能，一直是半導(dǎo)體封裝研發(fā)的目標(biāo)，因此如何能在不影響封裝面積/體積的條件下，提高封裝的連接墊數(shù)量，已成為本領(lǐng)域的重要課題。另外，封裝的模塊化及共用化設(shè)計(jì)，亦是本技術(shù)領(lǐng)域的趨勢(shì)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的之一在于提供一種四方扁平無(wú)引腳封裝及其制造方法，可以在不影響封裝面積/體積的條件下，提高封裝的連接墊數(shù)量。
[0005]本發(fā)明的另一目的在于提供一種四方扁平無(wú)引腳封裝及其制造方法，適用于各種不同尺寸的芯片及各種引腳數(shù)，而本發(fā)明的導(dǎo)線(xiàn)架具有模塊化、共用化的優(yōu)點(diǎn)。
[0006]根據(jù)本發(fā)明的上述及其他目的提出一種四方扁平無(wú)引腳封裝，包括:一封裝材料、多個(gè)芯片座連接墊、多個(gè)接點(diǎn)連接墊，以及一芯片。封裝材料，具有一封裝下表面；芯片座連接墊，配置于封裝材料中，其中每一芯片座連接墊以一第一延伸部與相鄰的至少另一芯片座連接墊彼此連接，其中芯片座連接墊的下表面暴露于封裝下表面。接點(diǎn)連接墊配置于封裝材料中，芯片座連接墊與接點(diǎn)連接墊以一陣列方式排列，其中芯片座連接墊配置于陣列中央，接點(diǎn)連接墊配置于芯片座連接墊周?chē)?，其中每一接點(diǎn)連接墊與相鄰的至少另一接點(diǎn)連接墊或芯片座連接墊其中之一之間分別各具有對(duì)應(yīng)的一第二延伸部，對(duì)應(yīng)的二個(gè)第二延伸部之間以一溝槽彼此間隔，且溝槽暴露出第二延伸部的一端，接點(diǎn)連接墊的下表面暴露于封裝下表面。芯片配置于封裝材料中，且固定于芯片座連接墊遠(yuǎn)離封裝下表面的一上表面，芯片分別與接點(diǎn)連接墊電性連接。
[0007]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，第一延伸部及第二延伸部的下表面暴露于封裝下表面。第一延伸部的厚度小于芯片座連接墊的厚度，且第二延伸部的厚度小于接點(diǎn)連接墊的厚度。
[0008]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，第一延伸部的寬度小于芯片座連接墊的寬度，且第二延伸部的寬度小于接點(diǎn)連接墊的寬度。
[0009]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，其中溝槽是由切割、蝕刻、沖壓或其組合的一種方法形成。一絕緣材料可以填充于溝槽中。
[0010]根據(jù)本發(fā)明的上述及其他目的提出一種導(dǎo)線(xiàn)架，適用于四方扁平無(wú)引腳封裝，包括:多個(gè)連接墊，以一陣列方式排列，其中每一連接墊與相鄰的至少另一連接墊之間以一延伸部彼此相連，其中二相鄰的延伸部之間以連接墊其中之一或一空間彼此間隔，其中延伸部的厚度小于這些連接墊的厚度。
[0011]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，延伸部的寬度小于連接墊的寬度。
[0012]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，連接墊的下表面與延伸部的下表面為共平面。
[0013]根據(jù)本發(fā)明的上述及其他目的提出一種半導(dǎo)體封裝方法，應(yīng)用于四方扁平無(wú)引腳封裝，包括:提供一導(dǎo)線(xiàn)架，具有多個(gè)連接墊，以一陣列方式排列，其中每一連接墊與相鄰的至少另一連接墊之間以一延伸部彼此相連，其中二相鄰的延伸部之間以連接墊其中之一或一空間彼此間隔，其中延伸部的厚度小于這些連接墊的厚度。將一芯片固定于連接墊中靠近中央的部分連接墊上，定義與芯片貼合的連接墊為多個(gè)芯片座連接墊，其余的連接墊為多個(gè)接點(diǎn)連接墊。將芯片與接點(diǎn)連接墊電性連接。以一封裝材料覆蓋芯片、芯片座連接墊與接點(diǎn)連接墊，且暴露出芯片座連接墊、接點(diǎn)連接墊以及延伸部的一表面。局部移除芯片座連接墊與接點(diǎn)連接墊之間以及接點(diǎn)連接墊彼此之間的延伸部，使得芯片座連接墊與接點(diǎn)連接墊電性隔離，且接點(diǎn)連接墊之間彼此電性隔離。
[0014]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，局部移除延伸部的方法包括切割、蝕刻、沖壓或其組合。
[0015]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，于局部移除延伸部之后，每一接點(diǎn)連接墊與相鄰的至少另一接點(diǎn)連接墊或芯片座連接墊其中之一之間分別各具有對(duì)應(yīng)的一第二延伸部，對(duì)應(yīng)的二個(gè)第二延伸部之間以一溝槽彼此間隔。于局部移除這些延伸部之后，更包括填充一絕緣材料于溝槽中。
[0016]在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，延伸部的寬度小于連接墊的寬度。
[0017]本發(fā)明的四方扁平無(wú)引腳封裝及其制造方法，由于接點(diǎn)連接墊是以陣列方式排列，可以在不影響封裝面積/體積的條件下，提高封裝的連接墊數(shù)量。
[0018]本發(fā)明的四方扁平無(wú)弓I腳封裝及其制造方法中，芯片座連接墊與接點(diǎn)連接墊是以陣列式排列，芯片座連接墊與接點(diǎn)連接墊的數(shù)量，可以依照芯片尺寸及接點(diǎn)數(shù)量而調(diào)整，可以適用于各種不同尺寸的芯片及各種引腳數(shù)，因而本發(fā)明的導(dǎo)線(xiàn)架具有模塊化、共用化的優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0019]圖1繪示依據(jù)本發(fā)明一實(shí)施例，一種四方扁平無(wú)引腳封裝的剖面示意圖。
[0020]圖2繪示依據(jù)本發(fā)明一實(shí)施例，一種導(dǎo)線(xiàn)架的俯視圖。
[0021]圖3至圖7繪示依據(jù)本發(fā)明一實(shí)施例，一種半導(dǎo)體封裝方法各步驟的剖面示意圖。
[0022]圖8繪示依據(jù)本發(fā)明一實(shí)施例，一種四方扁平無(wú)引腳封裝的仰視圖。
[0023]關(guān)于本發(fā)明的優(yōu)點(diǎn)，精神與特征，將以實(shí)施例并參照所附附圖，進(jìn)行詳細(xì)說(shuō)明與討論。值得注意的是，為了讓本發(fā)明能更容易理解，后附的附圖僅為示意圖，相關(guān)尺寸并非以實(shí)際比例繪示。
[0024]【附圖標(biāo)記說(shuō)明】
[0025]100:四方扁平無(wú)引腳封裝204:延伸部
[0026]102:封裝材料206:虛線(xiàn)區(qū)域
[0027]102A:封裝下表面208:空間
[0028]104:芯片座連接墊300:導(dǎo)線(xiàn)架
[0029]104A:上表面302:連接墊
[0030]104B:下表面304:芯片座連接墊
[0031]106:接點(diǎn)連接墊304A:上表面
[0032]106A:下表面306:接點(diǎn)連接墊
[0033]108:芯片308:芯片
[0034]110:第一延伸部310:延伸部
[0035]112:第二延伸部304B、306A、310A:下表面
[0036]114:導(dǎo)線(xiàn)312:第二延伸部
[0037]116:溝槽314:導(dǎo)線(xiàn)
[0038]118:絕緣材料316:封裝材料
[0039]200:導(dǎo)線(xiàn)架
[00