半導(dǎo)體裝置及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于集成電路裝置，且特別是關(guān)于一種具有超接面結(jié)構(gòu)(super junct1nstructure)的半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0002]近年來，隨著如功率半導(dǎo)體裝置(power semiconductor device)的高電壓裝置(high voltage device)的需求增加,對(duì)于高電壓裝置中使用的高電壓金氧半導(dǎo)體場效晶體管(high voltage MOSFETs)技術(shù)的研究亦逐漸增加。
[0003]于傳統(tǒng)功率半導(dǎo)體裝置中使用的高電壓金氧半導(dǎo)體場效晶體管通常采用一超接面結(jié)構(gòu)(super junct1n structure),以達(dá)成如降低導(dǎo)通電阻(on-resistance)及維持高擊穿電壓(high breakdown volgate)等功效。
[0004]然而，隨著半導(dǎo)體制造技術(shù)的微縮趨勢，所制造出的功率半導(dǎo)體裝置中的高電壓金氧半導(dǎo)體場效晶體管的組件尺寸亦逐漸縮減，因此便需要思量如何隨著功率半導(dǎo)體裝置的尺寸微縮而維持與改善其內(nèi)高電壓金氧半導(dǎo)體場效晶體管的如驅(qū)動(dòng)電流、導(dǎo)通電阻、擊穿電壓等組件表現(xiàn)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供了一種半導(dǎo)體裝置及其制造方法，以在其尺寸微縮下仍可維持半導(dǎo)體裝置如驅(qū)動(dòng)電流、導(dǎo)通電阻、擊穿電壓等組件的表現(xiàn)。
[0006]本發(fā)明的技術(shù)方案是提供了一種半導(dǎo)體裝置，包括:一半導(dǎo)體層，具有一第一導(dǎo)電類型；多個(gè)第一摻雜區(qū)，沿一第一方向而平行且分隔地設(shè)置于所述半導(dǎo)體層的一部分中，其中所述第一摻雜區(qū)具有相反于該第一導(dǎo)電類型的一第二導(dǎo)電類型以及長方形的一上視形狀；一柵極結(jié)構(gòu)，沿一第二方向而設(shè)置于該半導(dǎo)體層的一部分上，其中該柵極結(jié)構(gòu)覆蓋所述摻雜區(qū)的一部分；一第二摻雜區(qū)，沿該第二方向而設(shè)置于該半導(dǎo)體層內(nèi)并鄰近該柵極結(jié)構(gòu)的一第一側(cè)，其中該第二摻雜區(qū)具有該第二導(dǎo)電類型；以及一第三摻雜區(qū)，沿該第二方向而設(shè)置于相對(duì)于該柵極結(jié)構(gòu)第一側(cè)的一第二側(cè)的該半導(dǎo)體層內(nèi)并鄰近所述摻雜區(qū)，其中該第三摻雜區(qū)具有該第二導(dǎo)電類型。
[0007]本發(fā)明還提供了一種半導(dǎo)體裝置的制造方法，包括:a.提供一半導(dǎo)體層，具有一第一導(dǎo)電類型；b.沿一第一方向分別形成一開口于該半導(dǎo)體層內(nèi)的平行且分隔的數(shù)個(gè)部分內(nèi)；c.形成一第一摻雜區(qū)于鄰近該開口的一側(cè)的該半導(dǎo)體層的一部分中；d.形成一絕緣層或一摻雜材料層于該開口中，其中該摻雜材料層具有相反于該第一導(dǎo)電類型的一第二導(dǎo)電類型；e.形成一柵極結(jié)構(gòu)于該半導(dǎo)體層的一部分上，其中該柵極結(jié)構(gòu)沿垂直于該第一方向的一第二方向延伸于該半導(dǎo)體層上；以及f.形成一第二摻雜區(qū)于該柵極結(jié)構(gòu)的一第一側(cè)的該半導(dǎo)體層的一部分內(nèi)以及一第三摻雜區(qū)于相對(duì)于該柵極結(jié)構(gòu)的該第一側(cè)的一第二側(cè)的該半導(dǎo)體層的一部分內(nèi)，其中該第二摻雜區(qū)與該第三摻雜區(qū)具有該第二導(dǎo)電類型。
[0008]通過本發(fā)明提供的半導(dǎo)體裝置及其制造方法，即使高電壓金氧半導(dǎo)體場效晶體管在半導(dǎo)體裝置中的尺寸微縮的情況下仍可有效維持半導(dǎo)體裝置中的組件的表現(xiàn)。
【附圖說明】
[0009]圖1為一立體示意圖，顯示了依據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體裝置。
[0010]圖2為一剖面示意圖，顯示了沿圖1內(nèi)線段2-2的一剖面情形。
[0011]圖3、圖5、圖8、圖11為一系列上視示意圖，顯示了依據(jù)本發(fā)明的一實(shí)施例的半導(dǎo)體裝置的制造方法。
[0012]圖4為一剖面示意圖，分別為沿圖3內(nèi)的線段4-4的半導(dǎo)體裝置的制作情形。
[0013]圖6為一剖面示意圖，分別為沿圖5內(nèi)的線段6-6的半導(dǎo)體裝置的制作情形。
[0014]圖7為一剖面示意圖，分別為沿圖5內(nèi)的線段7-7的半導(dǎo)體裝置的制作情形。
[0015]圖9為一剖面示意圖，分別為沿圖8內(nèi)的線段9-9的半導(dǎo)體裝置的制作情形。
[0016]圖10為一剖面示意圖，分別為沿圖8內(nèi)的線段10-10的半導(dǎo)體裝置的制作情形。
[0017]圖12為一剖面示意圖，分別為沿圖11內(nèi)的線段12-12的半導(dǎo)體裝置的制作情形。
[0018]圖13為一立體示意圖，顯示了如圖11-圖12所示的一半導(dǎo)體裝置。
[0019]圖14、圖17為一系列上視示意圖，顯示了依據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體裝置的制造方法。
[0020]圖15為一剖面示意圖，分別為沿圖14內(nèi)的線段15-15的半導(dǎo)體裝置的制作情形。
[0021]圖16為一剖面示意圖，分別為沿圖14內(nèi)的線段16-16的半導(dǎo)體裝置的制作情形。
[0022]圖18為一剖面示意圖，分別為沿圖17內(nèi)的線段18-18的半導(dǎo)體裝置的制作情形。
[0023]圖19為一立體示意圖,顯示了如圖17-圖18所示的半導(dǎo)體裝置。
[0024]圖20為一立體示意圖，顯示了依據(jù)本發(fā)明的一實(shí)施例的一種半導(dǎo)體裝置。
[0025]圖21為一立體示意圖，顯示了依據(jù)本發(fā)明的另一實(shí)施例的一種半導(dǎo)體裝置。
[0026]圖22、圖24、圖27、圖30為一系列上視示意圖，顯示了依據(jù)本發(fā)明的又一實(shí)施例的半導(dǎo)體裝置的制造方法。
[0027]圖23為一剖面示意圖，分別為沿圖22內(nèi)的線段23_23的半導(dǎo)體裝置的制作情形。
[0028]圖25為一剖面示意圖，分別為沿圖24內(nèi)的線段25_25的半導(dǎo)體裝置的制作情形。
[0029]圖26為一剖面示意圖，分別為沿圖24內(nèi)的線段26_26的半導(dǎo)體裝置的制作情形。
[0030]圖28為一剖面示意圖，分別為沿圖27內(nèi)的線段28-28的半導(dǎo)體裝置的制作情形。
[0031]圖29為一剖面示意圖，分別為沿圖27內(nèi)的線段29-29的半導(dǎo)體裝置的制作情形。
[0032]圖31為一剖面示意圖，分別為沿圖30內(nèi)的線段31-31的半導(dǎo)體裝置的制作情形。
[0033]圖32為一立體示意圖，顯示了如圖30-圖31所示的一半導(dǎo)體裝置。
[0034]圖33為一立體示意圖，顯示了依據(jù)本發(fā)明的另一實(shí)施例的一種半導(dǎo)體裝置。
[0035]主要元件符號(hào)說明
[0036]10?半導(dǎo)體裝置12?絕緣層上覆半導(dǎo)體基板
[0037]14?主體半導(dǎo)體層16?埋設(shè)絕緣層
[0038]18?半導(dǎo)體層20?超接面結(jié)構(gòu)
[0039]22?摻雜區(qū)24?摻雜區(qū)
[0040]26?柵極結(jié)構(gòu)28?摻雜區(qū)
[0041]30?摻雜區(qū)32?阱
[0042]34?摻雜區(qū)102?半導(dǎo)體基板
[0043]104?主體半導(dǎo)體層106?埋設(shè)絕緣層
[0044]108?半導(dǎo)體層110?圖案化掩膜層
[0045]112、112，、116、116，?開口114、114，?離子注入工藝
[0046]118?摻雜區(qū)120?絕緣層
[0047]122、124、126?摻雜區(qū)140?柵極介電層
[0048]142?柵極電極層150?摻雜材料層
[0049]300、300，、300，，、300，，，、400、400’ ?半導(dǎo)體裝置
[0050]310?復(fù)合摻雜區(qū)320?摻雜區(qū)
[0051]330?超接面結(jié)構(gòu)α?入射角
[0052]G?柵極結(jié)構(gòu)
【具體實(shí)施方式】
[0053]為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附的圖式，作詳細(xì)說明如下。
[0054]請(qǐng)參照?qǐng)D1，顯示了為依據(jù)本發(fā)明的一實(shí)施例的一種具有橫向超接面結(jié)構(gòu)(lateral super junct1n structure)的半導(dǎo)體裝置10的一立體不意圖。
[0055]在此，半導(dǎo)體裝置10為本案發(fā)明人所知悉的一半導(dǎo)體裝置且是作為一比較例之用，其繪示為一金氧半導(dǎo)體場效晶體管(MOSFET)，以說明本案發(fā)明人所發(fā)現(xiàn)的半導(dǎo)體裝置10隨著其尺寸微縮時(shí)所遭遇的驅(qū)動(dòng)電流降低問題，且此處的半導(dǎo)體裝置10的實(shí)施情形并非用于限定本發(fā)明的范疇。
[0056]如圖1所示，半導(dǎo)體裝置10包括一絕緣層上覆半導(dǎo)體(semiconductor oninsulator, SOI)基板 12,其包括一主體半導(dǎo)體層(bulk semiconductor layer) 14 以及依序形成于主體半導(dǎo)體層14上的一埋設(shè)絕緣層(buried insulating layer) 16與一半導(dǎo)體層(semiconductor layer) 18。主體半導(dǎo)體層14與半導(dǎo)體層18可包括如娃的半導(dǎo)體材料，埋設(shè)絕緣層16可包括如二氧化硅的絕緣材料，而半導(dǎo)體層18內(nèi)則可包括如P型導(dǎo)電類型的第一導(dǎo)電類型的摻質(zhì)。于半導(dǎo)體裝置10中，半導(dǎo)體層18的一部分內(nèi)形成有一超接面結(jié)構(gòu)(super junct1n structure) 20,其包括相鄰且橫向地交錯(cuò)設(shè)置的數(shù)個(gè)摻雜區(qū)22與24。這些摻雜區(qū)24為半導(dǎo)體層18的一部分，因